直接数字频率合成器(DDS)的设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可调的正弦信号发生器,同时阐述了频率合成技术及直接数字频率合成(Direct Digital Frequency Synthesis ,简称:DDS)技术的原理、电路结构,及设计思路和实现方法,最后简要探讨了抑制DDS杂散和噪声的方法.经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能也好,也证明了基于FPGA的DDS设计的可靠性和可行性.     

一种并行结构有符号乘累加器的设计

本文采用补码分布式算法,简化了有符号数、无符号数以及混合符号数的乘加减运算,通过改进累加器树结构、全加器逻辑电路,设计了一种新型乘累加器结构。通过Altera公司的EP1C3T144C8实现了该乘累加器6个9位有符号操作数的乘累加运算的功能和时序仿真,结果证明了该算法的有效性。该设计解决了常规DA分布式算法系数不能更新和占用大量RAM资源的缺点,可以应用到数字滤波器设计中,也可以作为快速的运算单元应用到DSP数字信号处理器中。     

基于FPGA的直接数字频率合成器设计与仿真

在研究传统频率合成器理论的基础上,提出了一种改进的直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS);研究了使用FPGA Statix Ⅱ系列芯片,实现32位DDS的设计方法;给出了1/4查找表压缩;采用了注入相位抖动等优化方法;并且分析了DDS输出频谱杂散的误差来源。实验结果表明,改进后的DDS在产生高精度正弦波的同时,其无杂散动态范围可以改善9个dB,达到90dB。     

一种外包数据库中查询结果完整性的校验方案

在现有的基于验证数据结构方法——签名链(CES)的基础上进行改进,提出了一种新的外包数据库查询验证方法。对元组前驱和后继进行了重新定义,使其能够处理具有重复属性值的情况,并利用动态累加器方法保证查询结果的新鲜性,分析方法的性能与安全性。     

从游戏入手改进数字电路综合性设计实验

综合性设计实验是锻炼学生的逻辑思维、培养创新能力的重要手段。文中以现下流行的"种菜"休闲游戏为蓝本,设计实验室条件下的数字电路模拟,既激发学生的学习兴趣,又丰富了教学内容,提高开放实验室的绩效。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

一种新型乘法累加器IP设计

以一个8位高速并行乘法累加器的IP设计为例子,介绍了一种设计高速乘法累加器的方法．通过在wallance树模块中改变部分积压缩方式,使该乘法累加器占用的FPGA资源减少了19．8％,而运算速度提高了9．5％．整个设计用VerilogHDL描述,并在Xilinx公司xc2vp20器件上实现。     

Σ-Δ在数字小数分频器中的应用

分析了Σ-Δ对S/N的改善作用,将Σ-Δ在A/D中的应用引入到数字小数分频器中,简述了Σ-Δ对小数分频器输出相位抖动的改善,提出用单级Σ-Δ累加器复用取代多级累加器级联的概念.     

直接数字频率合成技术在跳频通信中的应用

介绍了跳频通信（FH）和直接数字频率合成器（DDS），分析了将直接数字频率合成器应用于跳频系统的方法和问题。