首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   75篇
  免费   1篇
  国内免费   1篇
系统科学   2篇
丛书文集   5篇
综合类   70篇
  2023年   1篇
  2022年   1篇
  2021年   1篇
  2019年   1篇
  2018年   1篇
  2015年   2篇
  2014年   5篇
  2013年   1篇
  2012年   1篇
  2011年   2篇
  2010年   3篇
  2009年   2篇
  2008年   7篇
  2007年   6篇
  2006年   4篇
  2005年   5篇
  2004年   5篇
  2003年   6篇
  2002年   5篇
  2001年   3篇
  2000年   3篇
  1999年   2篇
  1998年   1篇
  1997年   2篇
  1995年   2篇
  1993年   1篇
  1991年   1篇
  1990年   2篇
  1984年   1篇
排序方式: 共有77条查询结果,搜索用时 13 毫秒
31.
对数字锁相频率合成器的组成进行了介绍,对脉冲吞除技术进行了详尽的分析和阐述。在此基础上,对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析,着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。  相似文献   
32.
本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求.  相似文献   
33.
一种通用的可编程双模分频器   总被引:1,自引:0,他引:1  
提出了一种通用的可编程双模分频器,电路主要由3部分组成:9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC0.18μm1.8V电源CMOS工艺的SpectreVerilog仿真表明:它能在分频比56-2047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。  相似文献   
34.
提出采用现场可编程逻辑器件(FPGA)来设计数字存储示波器的采样信息处理系统,大大提高了系统设计的灵活性,硬件功能像软件一样可通过编程来修改,可快速更改数据采样方法,修正采样错误,有效地提高数字存储示波器的采样效率和数据的可靠性。  相似文献   
35.
推导出了吞脉冲技术锁相环频率合成器的输出频率Fo、双模前置分频器的输出频率Fp和参考频率Fr之间的关系式。经宽覆盖(138.000 ̄167.000MHz)、高稳定度(10^-6)、多通道(每通道间隔25kHz)频合器实验论证,关系式成立。应用此关系式提出了一种新的小数分频理论和实现电路框图,该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾。  相似文献   
36.
随着大规模的新能源并网,电力系统的频率稳定问题面临着巨大挑战。由于火电机组惯量更大,可以深度挖掘其一次调频的潜力,本文通过分频装置对一次调频系统的反馈信号进行分解得到不同频段的信号,对不同频段信号设置适当的频率死区区间,从而能够分频段对火电机组进行控制调节,进而改善提升火电机组的一次调频性能。为了研究机组分频控制对系统一次调频能力的影响,在仿真软件中搭建电力系统一次调频模型,在不同工作环境状况下的仿真结果表明分频控制能够有效地改善系统调频性能。,此外还引入了锅炉的协调控制系统模型,通过对锅炉主蒸汽压力的研究分析,验证了该策略在加强机组一次调频能力的同时,也提高了机组的稳定性。  相似文献   
37.
给出了一个利用0.35 μm CMOS工艺实现的14静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.  相似文献   
38.
分析了Σ-Δ对S/N的改善作用,将Σ-Δ在A/D中的应用引入到数字小数分频器中,简述了Σ-Δ对小数分频器输出相位抖动的改善,提出用单级Σ-Δ累加器复用取代多级累加器级联的概念.  相似文献   
39.
提出了一种应用在Ku波段的注入锁定分频器.该注入锁定分频器采用基于电流复用技术的振荡器结构,其功耗为传统结构的一半;采用直接注入锁定结构,减小了寄生电容,在不牺牲功耗的前提下,提高了注入效率,解决了在传统的尾电流注入锁定分频器中存在的锁定范围和功耗的折中问题;采用正向衬底偏置技术进一步增大了分频器的锁定范围;采用2位固定电容阵列和可变电容扩展工作频率范围,克服了工艺偏差.该注入锁定分频器采用TSMC 0.13μm CMOS工艺进行设计,电源电压1.2V,功耗仅1.44mW.仿真结果表明,在输入信号功率为0dBm时,锁定范围为4.95GHz,工作范围从13.50~18.45GHz.  相似文献   
40.
针对数字电路中最常用的数控分频器,提出了基于EP2C35F672C8的数控分频器设计。EP2C35F672C8是Altera公司生产的Cyclone II系列中的高性能FPGA芯片。利用EDA技术的仿真软件QuartusII 9.0的原理图和VHDL文件2种方法设计了数控分频器,最后通过EP2C35F672C8实现。实验结果表明,对时钟信号的分频操作简单、快捷,具有成本低、可编程、可移植等优点。广泛应用于各类便携式数字电子系统中。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号