基于锁相环的Duffing振子弱信号时域检测方法研究

Duffing系统对特定信号敏感及对噪声免疫的特性,使其在微弱信号检测中有巨大潜在应用。待测信号首先通过锁相环电路得到信号的频率,再被输入混沌检测系统。在Duffing振子检测系统中,策动力变化时系统输出信号时序图呈现同步且规律性变化。据此可判断系统混沌状态,并得到精确的阈值,从而实现待测信号的检测。理论分析及仿真结果表明,较之传统做法,此方法可检测未知频率的信号,更易于实现且节省大量仿真时间,因此在实际应用中具有重大意义。     

水力-机械系统特性分析中管道水体弹性模型研究综述

综述国内外在水力-机械系统特性分析中常用的基于泰勒展开的多种形式压力管道内水体的弹性模型，以及近几年研究的最新进展。针对具体算例，结合压力管道内水体的精确模型分析其他各模型的特点和应用条件。分析表明，基于变分理论和Ritz-Galerkin近似法得到的压力管道内水体的弹性模型形式易于解耦、便于应用，能够直观地描述压力管道内水体的高阶水力特性。提出有待进一步研究和分析的主要问题。     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

医院图书馆学科馆员制的建立对阅读疗法的促进作用研究

阅读疗法是一种新兴的疾病辅助治疗方式。介绍了阅读疗法的起源和社会价值,阐述了学科馆员特备素质及其在阅读疗法中的作用。     

纳米尺度超低漏电ESD电源钳位电路研究

提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路, 能够减小MOS电容栅极?衬底之间电压差, 降低电路的泄漏电流, 抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明, 在电路正常上电时, 泄漏电流只有24.13 nA, 比传统ESD电源钳位电路的5.42 μA降低两个数量级。     

单器件时钟负载限制竞争RAM锁存器设计

提出一种新型RAM锁存器, 通过引入并行充电支路, 可避免开关电流和充电速度之间的矛盾。与传统结构相比, 新结构不仅能提高充电速度, 而且能降低短路功耗。 此外, 新结构中时钟负载只有一个MOS管, 能有效降低时钟功耗。 Hspice仿真结果表明, 新的RAM n-锁存器和p-锁存器速度分别提高12.8%和25.5%, 功耗延迟积分别降低19.8%和26.9%。     

适用于低功耗SRAM的高速电流模式灵敏放大器

提出一种新型电流模式SRAM灵敏放大器结构。该灵敏放大器采用两级结构, 通过增加一级基于锁存器结构的高速放大电路, 能够快速感应位线的电流变化并放大为全摆幅信号, 不仅能加快求值速度, 而且电流传送器还起到隔离直流通路、减少电路直通功耗的作用。 基于1.0 V/65 nm工艺的HSPICE仿真结果显示, 与WTA灵敏放大器相比, 该灵敏放大器速度提高17%, 功耗减少86%。     

一种改进的双控制通路锁相环

提出一种改进的双控制通路锁相环结构。改进锁相环的两个控制通路有不同的压控振荡器增益。其中, 粗调节通路的压控振荡器增益较大, 用来调节锁相环的输 出频率范围; 细调节通路的压控振荡器增益较小, 用来决定环路带宽, 同时优化锁相环的抖动特性。电路芯片采用SMIC 0. 18 μm CMOS Logic 工艺加工。后仿真结果表明该锁相环的输出频率范围为600 MHz到1. 6GHz, 并有良好的抖动特性。     

如何维持我国生态林业可持续发展研究

发展生态林业对我国具有重要的意义,本文在基于对林业可持续发展概念的分析上,对如何维持我国生态林业的可持续发展提出了相应的策略,为更好的促进林业建设做出一定贡献。     

一种基于位线电荷循环的低功耗SRAM阵列设计

为了降低静态随机存储器(SRAM)的动态功耗, 提出一种基于位线电荷循环的读写辅助电路的SRAM阵列。与传统设计性比, 辅助电路中转和保存了在读写操作中本该被直接泄放掉的位线电荷, 并重新用于下一个周期的位线充电。提出的SRAM存储器采用标准14 nm FinFET spice模型搭建, 电源供电电压为0.8 V。仿真结果表明, 与传统设计相比, 提出的存储阵列的功耗可以降低23％~43％, 并将SNM 和WNM至少提高25％和647.9％。