基于环的准循环LDPC码的小停止集计算

Tanner图最小停止集的大小决定LDPC码在迭代译码时的性能．为此,提出准循环LDPC码无小停止集的充要条件．根据该文所提定理及推论,不仅可以设计出无小停止集的准循环LDPC码,而且还给出了小停止集数目的计算方法．在BER为le-5时,该文设计的准循环LDPC码与随机LDPC码相比具有0．3dB的增益．该算法可有效评估LDPC码的性能,也可计算LDPC码的短环数,较之现有算法具有更低的计算复杂度．     

一种新的基于多级编码的差分空时调制方案

提出一种新的结合多级编码和差分空时调制的联合编码调制方案.该方案通过特定的构造法则,用一个多级低密度校验码取代多级编码中多个分量码,因而具有更低的编译码复杂度.为防止过多错误反馈造成译码失效,提出采用内、外双重迭代方式来提高系统的鲁棒性.同时把LDPC码校验矩阵作为迭代终止判决准则,进一步降低了迭代算法的平均复杂度.在准静态多输入多输出衰落信道下的仿真结果表明,系统性能得到有效提高.     

应用循环移位矩阵设计LDPC码译码器

通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析,导出了其共同的基于循环移位矩阵的校验阵结构;设计了一种基于循环移位矩阵的LDPC码译码器,该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机制、通用的外信息存储单元和串行运算单元,可以用相同的结构实现不同码率的各种LDPC码. 采用该结构在Altera EP2S60芯片上实现了码长为8 064、比特码率为7/8, 6/8, 5/8, 4/8, 3/8 这5 个码率的多码率LDPC码译码器. 测试结果表明,译码器的有效符号速率达到80 Mbit/s.     

原模图LDPC码的一种联合优化算法

根据深空通信的特点及需求,JPL实验室提出了性能比常规奇偶校验码更优的原模图低密度奇偶校验码,即原模图LDPC(low-density parity-check)码. 该文提出一种原模图LDPC码的联合优化算法,在不增加编译码复杂度的前提下能兼顾瀑布区性能,设计出地板区性能更好的码型. 理论分析和仿真结果表明,用该算法设计出的新型重复积累码与新型重复-积累-重复码与传统码型（重复积累码和AR4JA码）相比,可在高信噪比区域获得显著的编码增益,降低了错误地板.     

Z2k+1上的准循环码

近年来,Z2k 1上的循环码和域上的准循环码的研究为编码理论的进一步研究提供了很多有用的结果.NuhAydin首次将这两个想法结合起来研究了Z4上的准循环码,并通过Gray映射得到了一些好的二元码.在文献[3]的基础上进一步研究了Z2k 1上的准循环码,然后又提出了一个新的概念:一般准循环码,最后通过Gray映射找到了一些好的二元码.     

网络编码的LDPC编码协作

提出了一种基于网络编码的LDPC 编码协作方案,该方案采用非正规二进制LDPC 系统码. 中继通过网络编码协作两用户传输数据,提高了系统平均吞吐量. 针对协作中继只发送校验比特策略,研究了中断概率性能. 目的节点译码器采用基于联合Tanner 图的联合迭代译码算法对来自两用户和协作中继的三路信号进行译码.
仿真结果表明：与传统非协作系统相比,基于网络编码的LDPC 编码协作方案大大降低了系统中断概率;在高信噪比条件下,所提出的方案在误比特性能上具有明显的性能增益.     

PCGC码低复杂度译码算法的研究

PCGC是一种将LDPC码运用于并行级联编码形式的信道编码,它的译码采用的是修改后的双层迭代BP(belief propagation,置信传播)译码算法.这种译码算法的性能较好,但运算复杂度高,不利于硬件实现.该文介绍两种低复杂度的PCGC迭代译码算法,并通过仿真验证了算法具有非常好的性能.     

环F2+uF2上的准循环码

近年来,域上准循环码的研究为编码理论提供了很多丰富的结果.Nuh Aydin对环Z4上的准循环码进行了研究并通过Gray映射得到了一些好的二元码.主要研究了环F2 uF2上的准循环码,并给出了环F2 uF2上一般准循环码的概念及性质.     

高误码条件下线性分组码的盲识别

针对信息截获领域中线性分组码的盲识别问题,依据分组码的线性构造、校验性质及码重分布特征,提出了一种在信息熵高误码条件下基于矩阵秩信息熵与码重分布盲识别线性分组码的方法. 首先通过数据矩阵的秩信息熵识别出码长并由码重分布的信息熵函数准确计算出码字起始点,再根据系统与非系统线性分组码生成矩阵的特点,采用不同的计算方法正确求解生成矩阵,从而盲识别出线性分组码. 仿真结果表明,该盲识别方法在较高的误码条件下具有良好的识别效果.     

Z(_p~2)上长度为p~kn的重根循环码的对偶码

近年来,Z4上的循环码及其对偶码的研究为编码理论的进一步研究提供了很多有用的结果。S.T.Dougherty利用Mattson-Solomon多项式研究了Z4上的循环码及其对偶码的一些性质,在此基础上利用Mattson-Solomon多项式研究了环Zp2上长度为pkn的循环码的对偶码的生成多项式,得到了其上自对偶循环码的一些性质,并给出了某些自对偶码的生成多项式的充要条件。     

一类适用于部分响应信道的原模图LDPC码

摘要： 对于加性高斯白噪声信道,JPL实验室提出了一类硬件实现简单、错误地板低的AR4JA原模图LDPC(low-density-parity-check)码,但该码型不适用于PR(partial response)信道. 文中针对PR信道中典型的ERP4信道,提出一类新的近似规则原模图LDPC码,并且利用有限长外信息传递算法对该码型进行分析. 在EPR4信道下 的仿真表明,相对于目前在该信道下性能良好的规则LDPC码,在低信噪比和高信噪比区域,这类新的近似规则原模图码型具有显著的编码增益和更低的错误地板.     

可配置LDPC码译码器的FPGA设计与实现

作为LDPC码的一个重要分支,QC_LDPC码在LDPC码的研究领域内吸引了越来越多的注意力。很多实际通信系统中都使用多码率QC_LDPC码作为信道编码方案,以实现多码率可靠通信。为了实现同时支持几种不同码率和码长的QC_LDPC码译码器,提出了一种基于基矩阵的译码器结构,并且采用归一化最小和算法作为译码算法,它能够在保证译码性能的同时降低译码器硬件实现复杂度。最终通过Verilog HDL语言,利用现场可编程门阵列FPGA实现了能够非常灵活的配置不同码率和码长的QC_LDPC码译码器。     

低资源消耗多边类型LDPC码译码器的FPGA实现

以低资源消耗和低功耗应用为基础设计了多边类型低密度奇偶校验码译码器. 该译码器采用缓存有效连通校验点计算单元与变量点计算单元. 分析和实验表明,与传统的部分并行译码器结构相比,若校验矩阵不具有特殊结构,该译码器可以减少近50% 的用于存储迭代信息的存储器;节约近90% 的用于传输迭代信息的多路选择器;节省80% 的变量点计算单元.     

基于3×3高维核矩阵的终止极化码研究

针对高维核矩阵构造的极化码中为提升纠错性能而造成的复杂度增加的问题,提出了基于3×3高维核矩阵终止极化码的构造方案。首先筛选出极化率最高的核矩阵G₅₃₁构造终止极化码,并在二进制擦除信道上证明了在不影响纠错性能的前提下终止极化码能够降低编译码计算复杂度,同时推导出终止极化码的复杂度降低比的上下界。仿真表明,终止极化码复杂度降低比与二进制擦除信道(binary erasure channel,BEC)的擦除概率有关,在擦除概率为0.5左右时,复杂度降低比最小,且目标误帧率(frame error rate,FER)越高,复杂度降低比越大,在目标误帧率为10^-5时,最高可实现71.43%的复杂度降低比。