基于FPGA的软起动器的研究

用FPGA实现异步电动机软起动.通过MAX+PLUSII软件用VHDL语言对FPGA进行编程,并在MAX+PLUSII/SIMULATOR中进行了仿真,给出了仿真结果.     

用MAX+plusⅡ实现数字电路实验中的仿真

介绍了利用MAX+PLUSII实现数字电路实验仿真的特点及其在数字电路实验中的应用.     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

用MAX+plusII实现数字电路实验中的仿真

介绍了利用MAX +PLUSII实现数字电路实验仿真的特点及其在数字电路实验中的应用     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

使用MAX＋PLUS II进行数字电路模拟仿真时常见问题与解决方法

MAX＋PLUSII是altera公司推出的第三代开发工具软件,该软件提供了灵活、高效的界面,设计者无需精通器件内部的复杂结构,只需用自己熟悉的设计输入工具（原理图、波形图和硬件描述语言等）进行设计输入,MAX＋PLUSII将这些设计转换成目标结构所要求的格式,从而使设计者能够轻松掌握和使用MAX＋PLUSII软件。     

用MAX＋plusⅡ实现数字电路实验中的仿真

介绍了利用MAX PLUSII实现数字电路实验仿真的特点及其在数字电路实验中的应用．     

用MAX+plusⅡ软件对"反馈清零法"的研究

介绍了用MAX+plusⅡ软件对"反馈清零法"的研究结果.利用MAX+plusⅡ软件的时序仿真功能,可以通过波形图直接观测出清零过程,便于学生理解和掌握.同时利用MAX+plusⅡ软件对"反馈置数法"进行了仿真.     

基于MAX+plusII软件平台设计数字电路

MAX+plusII是美国Altera公司设计的一种EDA软件,用于开发CPLD/FPGA进行数字系统的设计.文章以一个实际电路设计为例,简要阐述了MAX+plusII完成设计的过程.     

双片TM1300视频采集卡的高速数据传递方案

介绍了一种基于双片TM1300的双路视频采集卡的高速数据传递方案。在分析了TM1300芯片的EVO、VI、PCI、SSI等外设接口特性的基础上,提出了用EVO与VI互联来实现双路视频采集卡中双片TM1300间高速数据传递的设计方案。其特点是实现简单,数据传送效率高,并采用CPLD芯片设计了EVO与VI的逻辑接口,通过MAX+PLUSII时序仿真验证了CPLD设计的正确性。     

MAX+PLUSⅡ9.23软件及其在EDA实验教学中的应用

介绍了学生版MAX+PLUSⅡ9.23软件的功能,并通过举例来说明其主要特点,论述其在EAD实验教学中的广阔应用.     

数字基带信号的传输码型发生器设计

探讨了在数字基带传输系统中,基于VHDL语言的基带信号传输码型发生器的设计。简单介绍了几种常用的基带信号传输码型,分析这几种码型的转换原理,并利用MAX+PLUSⅡ软件进行了仿真和验证,其功能符合基带传输码的要求。     

基于FPGA的欧洲应答器编码实现

应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车-地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX PLUS Ⅱ平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的.     

基于PCI总线的高速多通道数据采集与存储

介绍了工业CT的基本原理及其数据采集系统的发展现状、PCI总线控制器专用芯片S5933的结构、功能及工作原理，在此基础上，利用MAX＋PLUSII、PROTEL 99SE和VHDL硬件描述语言等电路设计工具，设计出了用S5933 PASSTHRU通道和FIFO（First In First Out）通道构建的两种基于PCI总线工业CT多通道数据采集系统．     

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法，就是用VHDL语言描述设计文件，用FPGA实现浮点乘法，并在Maxplus2上进行了模拟仿真，得到了很好的结果。该浮点乘法可以实现任意位的乘法运算。     

可编程单次脉冲发生器的教学实验

介绍了一个数字系统综合设计实验：可编程单次脉冲发生器的设计与实现。该脉冲发生器可在输入按键的控制下,产生单次的脉冲,脉冲的宽度可由8位的输入数据控制。实验以FPGA为硬件基础,以MAX＋plusⅡ为软件工具开发完成。实验不仅体现了数字系统设计实验课程的综合训练目标,要求学生能综合、灵活应用VerilogHDL语言,掌握多层次结构系统设计方法、Top_down设计思想和FPGA开发方法等理论知识,并且与工程实际结合紧密。所开发的系统具有很大的实用价值,是一个值得推广的典型教学实验。