USB2.0中CRC码的并行算法及硬件实现

基于CRC检错原理，针对USB2．0协议规定的要求，研究了一种通用的CRC16并行算法及硬件实现。该方法适用于不同的CRC生成多项式和不同的并行度，尤其对并行度大于8位的高速系统的CRC计算。与常用的串行算法及查表法相比，该方法使电路的硬件实现比较容易，提高了电路对数据的处理能力，减小了时延，具有现实性及优越性。     

循环冗余校验在千兆以太网系统中的并行实现

介绍了一种CRC-32校验码的半字节并行计算的并行算法及实现.在分析了串行CRC校验原理的基础上,根据电路部分数据位的遗传性和复用性,提出了一种半字节并行的CRC校验的实现方案,通过使用这种并行CRC校验硬件算法有效地同步了以太网介质访问控制器的数据传输速率,同时在电路结构上比串行校验电路简单,节约了近一半的电路面积.这种半字节并行CRC校验算法在以太网系统中通过了仿真测试,证实是一种正确适用的并行实现方案.     

基于iSCSI协议校验算法的改进

CRC校验作为iSCSI协议中使用最频繁的一种检错机制,其算法的优劣会直接影响协议的执行效率.在分析传统CRC算法低效率的基础上,引入了一种快速并行的CRC算法,并根据iSCSI协议的特点对它进行了改进.测试结果表明,改进后的CRC算法在一定程度上减小了协议对CPU的占用率.     

通用并行CRC计算原理及其硬件实现方法

通用并行CRC算法及其硬件实现方法 ,适用于不同的CRC生成多项式和不同的并行数据长度 ,与目前常用的查表法相比较 ,不需要存放余数表的高速存储器 ,减少了时延 ,并可以通过增加并行数据长度的方法来降低高速数据传送系统的CRC运算时钟频率 .     

一种通用多通道并行CRC计算及其实现

对循环冗余校验码(CRC)现有计算方法存在的问题,提出一种有多个计算器同时计算的通用多通道并行CRC计算新方法,证明了该算法及相关定理,并用实例验证了算法正确性.研究不同参数下该算法软件计算的性能,并实现了高达26 Gbit/s硬件CRC计算.分析表明该算法可大幅度提高软硬件计算速度,通过合理选择有关参数能提高CRC计算性价比,在10 G以太网和40 G SDH等未来高速网络中有较大的应用价值.     

结直肠癌致病危险因素的分析及干预

针对近年来结直肠癌（CRC）发病率和死亡率日益上升的趋势,本文通过对CRC致病危险因素的分析及干预措施的介绍,旨在加强人们对CRC的防范意识,增进群众对CRC的了解,从而实现早发现,早诊断,早治疗的目标。     

深亚微米并行CRC32编码芯片的设计和实现

在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.     

WDM 全光网优化及波长分配算法的研究

研究了任意拓扑结构波分复用（ＷＤＭ）全光网中的波长数目的需求情况，给出了基于最小级数（ＭＮＨ）的波长分配算法，并提出基于ＭｏｎｔｏＣａｌｏ方法的ＭＮＨ算法，克服了简单ＭＮＨ算法的缺点，减少了网络的波长需求数目。此外还提出优化这种网络结构的新算法，通过在通信负载较重的节点间增加合适数目的并行光纤，明显减少了系统需求的波长数目，提高了波长利用率。数值结果表明，该算法可以使系统所需波长数目接近最优值，为ＷＤＭ全光通信网的波长资源分配提供了一种有效的设计方法。     

基于遗传算法实现自动组卷的数据库设计思路

当前为了减轻阅卷人员的工作量，提高其工作效率，许多考试都在使用电子考试系统。而电子考试系统中大部分都涉及到了由计算机自动组卷的操作。所谓自动组卷，就是根据用户的要求，采用一定的算法自动地从试题库中抽取一定数量的试题组成试卷。遗传算法是一种并行优化算法，它很适合解决自动组卷问题。同时，为了保持系统数据的整体性．完整性和共享性，考试系统毫无例外地得依靠数据库平台的支持。那么如何使得数据库尽可能地适应算法的需要就成了一个值得考虑的问题。     

反馈式并行干扰抵消接收机在DS-CDMA系统中的应用

多用户检测技术是抑制DS—CDMA系统中多址干扰的有效手段．作者分析了在实际的DS—CDMA系统中合适的多用户检测方法的选择依据，重点讨论了用反馈结构改进并行干扰抵消接收机性能的方法。     

一种快速循环冗余校验电路的设计

本文简单介绍了循环冗余校验的基本原理．以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式．分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6．2软件进行了功能和时序仿真：用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码．     

面向USB应用的CRC编解码电路的设计与实现

文章在介绍CRC算法原理的基础上,根据除法原理的模2法则构造出通用的CRC编码电路。然后在USB环境应用特点的基础上给出了适用于USB应用的CRC电路结构,以及相应的Verilog-HDL描述。该设计可以用具体电路实现,也可以以IP软核的形式嵌入到其它USB设计中。讨论分析的思路和实现方法不仅对USB应用有意义,而且对其它数据传输电路结构(如CAN总线)也有一定的参考价值。     

An efficient method for parallel CRC automatic generation

The State Transition Equation (STE) based method to automatically generate the parallel CRC circuits for any generator polynomial or required amount of parallelism is presented. The parallel CRC circuit so generated is partially optimized before being fed to synthesis tools and works properly in our LAN transceiv-er. Compared with the cascading method, the proposed method gives better timing results and significantly re-duces the synthesis time, in particular.     

基于Verilog的循环冗余校验(CRC)的实现

介绍了CRC的工作原理，给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果。     

抗大肠癌组织差异表达蛋白(SCAP47)抗体的制备及初步应用

制备一种新的大肠癌组织差异表达蛋白质抗体(抗SCAP47),用于检测大肠癌相关肿瘤抗原SCAP47。采用本室制备的大肠癌组织差异表达蛋白质(SCAP47)免疫新西兰纯种兔,制备兔抗SCAP47抗体,用双向免疫扩散法和ELISA法测定抗体效价;并用ELISA法检测129例患者的胃肠道肿瘤和疾病及正常对照组织的可溶性SCAP47抗原。用SCAP47抗原免疫新西兰纯种兔,获得抗SCAP47抗体,经检测其最高效价：双向免疫扩散法为1：32;ELISA法为1：6400。129例患者的胃肠道肿瘤和疾病及正常对照组织可溶性SCAP47抗原ELISA法检测结果显示：诊断大肠癌的敏感性52．4％,特异性95．4％,阳性预示值84．6％,阴性预示值80．6％,似然比11．4,约登指数0．47。本实验制备的抗SCAP47抗体是一种新的大肠癌相关抗原SCAP47抗体。由于SCAP47不同于CEA、P^27、CCA等大肠癌肿瘤标志物,且在大肠癌中呈现高度表达,推测其可能是一种新的大肠癌相关抗原。因此,制备抗SCAP47抗体为用于多种指标联合检测早期大肠肿瘤提供了一种新的检测工具。     

32位并行数据的CRC-16编码器的FPGA实现

在数据通信中,提高数据在通信中的可靠性,以及快速的数据处理能力一直是人们所追求的,循环冗余校验CRC就是一种广泛采用的差错控制方法,也是一种最常用的信道编码方法。在介绍CRC码原理之后,以经典的LFSR电路为基础,推导出产生32位并行数据的CRC-16编码表达式,用EDA工具设计出CRC-16编码模块,并对其进行综合仿真,验证其可行性。     

基于FPGA的循环冗余校验模块设计

提出了一种采用FPGA可编程芯片实现对不同长度数据的CRC并行算法的设计思想,并用VHDL语言在EPF10K10LC84-4芯片上完成了循环冗余校验模块的功能.实验结果表明该模块具有很好的通用性和灵活性.     

简单数据链路协议的同步性能

简单数据链路协议 (SDL)是一种新的且具有实现简单和低开销特点的数据链路协议 ,其同步方式采用了帧头循环冗余码 (CRC)校验实现。互联网工作组 (IETF)建议给出了适用于互联网协议 (IP)数据包传输的多捕捉器的 SDL帧同步方案。采用状态转移方程的方法 ,对其同步平均持续时间、失步平均持续时间等主要性能进行了研究 ,并给出了数据分析结果。针对该方案失步平均持续时间过长的缺点 ,提出了一种改进的帧同步方案。理论分析和计算结果表明 ,此方案可以有效降低 SDL 帧同步的失步平均持续时间 ,改善了 SDL 帧同步系统的性能。