基于CPLD的曼彻斯特码高速传输系统设计

介绍了一种基于复杂可编程逻辑器件(CPLD)的曼彻斯特码高速数据传输系统设计方案。其特点是：①将曼彻斯特编码、解码及其相关的控制逻辑集成于CPLD中,减小了传输系统的规模;②工作方式由微处理器(MPU)编程控制,可以根据传输信道的特性选择不同的数据格式及传输速率,通用性强;③输入、输出采用并行方式与先进先出缓冲存储器接口,传输过程中无须干预,降低了传输系统对MPU的负载,有利于系统总体性能的提高。该方案特别适用于实时多任务下的高速数据采集与传输系统。     

基于CPLD的高性能自然伽马能谱测井仪的研制

研制了一种与成像测井高速遥传系统配接的高性能自然伽马能谱测井仪.该仪器由脉冲幅度分析、辅助参数采集、高压控制和传输接口组成.重点介绍仪器的设计方案和分析数字控制部件及软件的功能.脉冲幅度分析单元采用12位高速A/D转换器及基于CPLD的硬件成谱逻辑,脉冲处理速度接近A/D转换速率,明显优于国外同类仪器采用的软件处理方式.传输接口由一个下行命令通道和两个上行数据通道构成,采用曼彻斯特编码方式,可挂接到SL6000 及ECLIPS5700 成像测井系统.     

CPLD在DSP实时图像采集系统中的应用

以DSP TMS320C6205为核心处理器,设计了一种基于复杂可编程逻辑器件(CPLD)和DSP的实时图像采集系统.在介绍系统组成原理的基础上,重点讨论了CPLD在系统中的设计方法和工作流程,包括图像采集系统控制设计、图像传输控制设计等.系统采用SAA7113和CPLD完成了无DSP干预的图像采集与存储,通过DMA实现图像传输.实际应用表明,这种设计具有功能集成,结构实现简单,程序修改方便等优点,能得到满意的图像结果.     

基于CPLD的数字存储示波器的设计

本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器。系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元。利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制。CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示。     

数字视频监控系统

采用通用高速数字信号处理器(DSP)和可编程逻辑器件(CPLD)设计了视频图像目标快速识别与跟踪系统。     

CPLD在多步进电机同步控制中的应用

给出一种基于CPLD(复杂可编程逻辑器件)构成的步进电机控制系统,该系统具有可在系统改变功能、不占用CPU时间、易于高速控制等优点,可应用于各种多步进电机控制场合.     

基于串行总线的井下多通道高速高精度数据采集系统的设计

设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.     

光纤共焦扫描显微镜图像采集系统方案设计

该文提出并实现了一种反射式光纤共焦扫描显微镜(FOCSM)中图像采集系统硬软件的设计方案。FOCSM系统中，采用复杂可编程逻辑器件(CPLD)和微控制单元(MCU)构成带有图像采集、平面图像扫描的同步时序控制和扫描畸变校正功能的高速扫描电子控制系统。联调实验证明，此设计方案可以实现上述控制与平面扫描校正的基本功能。     

基于C/E系统监控器的CPLD实现

文章给出了用复杂可编程逻辑器件 (CPLD)实现离散事件动态系统 (DEDS)监控器的方法 首先用Petri网中的条件 /事件系统 (C/E系统 )对DEDS建模 ,然后使用Petri网工具对模型进行分析 ,并根据控制要求设计出Petri监控器 ,最后用CPLD实现之 这不仅使Petri网有了硬件支持 ,而且也为逻辑控制器的设计提供了一种新的方法 文中给出了猫和老鼠迷宫问题基于C/E系统监控器实现的例子     

基于串行总线的井下多通道高速高精度数据采集系统的设计

设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.     

基于CPLD的公共汽车智能语音报站系统

传统的公共汽车语音报站系统通常采用微处理器进行控制,其缺点是可靠性低、维护和升级不方便.为了解决这些问题,介绍了采用复杂可编程逻辑器件(CPLD)和语音芯片ISD2560组成的智能语音报站系统,分析了设计原理.由于CPLD的JTAG在系统编程能力并且充分利用了CPLD内部资源,所有控制逻辑电路和用于扩充LED显示的串行通信接口电路均由CPLD的内部硬件电路完成,不需微处理器,因此系统硬件电路简单、调试和升级方便、可靠性高,实用性强.     

基于CPLD教学CT实验仪数据采集系统的设计与实现

教学CT研制的目的，是为了更直观地演示CT扫描的全过程，其中数据采集系统的设计是整个教学CT系统研制的重点之一．文中主要介绍了CD-50BG教学CT实验仪数据采集系统的设计与实现，利用CPLD器件高集成度等特点，将其应用于数据采集系统的设计中，以达到减小系统体积、提高系统可靠性的目的；并针对CD-50BG教学CT机在采集数据过程中数据易丢失的现象，对数据采集系统进行了改进性的设计，增加了FIFO缓冲电路，在高速的数据采集过程中减少了数据的丢失，提高了数据传输的质量．     

雷达目标回波高速采集系统的设计

论述了一种雷达目标回波高速采集系统的设计思想和系统结构．针对高速FIFO指针环的结构特点，设计了一种采样预触发电路，有效解决了门限检测时回波采集丢失有效数据的问题．系统采用PCI总线的接口技术和可编程逻辑器件，实现了双路50MHz实时采样。     

可实现无间断数据传输的高速光纤链路

基于PCI总线接口实现了一种用于计算机与外设进行数据传输的高速光纤数据传输链路：采用现场可编程门阵列(FPGA)负责实现整个电路的逻辑与时序控制，并能支持DMA方式下的数据收发，开发了适用于链路卡的驱动程序；在应用程序中开辟了两个缓冲区，交替与传输卡上先进先出存储器(FIFO)通信，实现了主机到外设之间高速无间断数据传输；通过改变缓冲区的大小，对此链路的传输性能进行了测试，得到本传输卡的最高链路层带宙曲480Mbit／s。     

用于视频图像数据的ATA接口硬盘存储卡的设计

给出一种视频图像数据ATA接口硬盘存储卡的设计方案,系统采用模块化设计,由图像数据缓冲模块、ATA逻辑模块、ATA接口模块、主机通信模块四部分组成。图像数据缓冲模块选用CPLD加外部FIFO的组合方式来完成,使得系统与不同的外部设备配合工作时,只需要修改CPLD的程序,提高了存储卡的可靠性和可维护性;ATA逻辑模块以及ATA接口模块的功能通过FPGA实现;主机通信模块由AVR芯片配合TUSB6250芯片来共同完成,保证了存储卡具有功耗低、内部短路电路保护等优点。本文所提存储卡方案具有更低的成本,更好地兼容性,易于扩展等优势,尤其适用于视频海量数据的存储。     

采用DSP技术的测井高速数据传输系统

介绍了一种基于数字信号处理技术和信道均衡原理设计的高速测井数据传输系统 .系统均衡采用间歇训练的自适应工作方式 ,运算量大幅度降低 .用一片DSP芯片ADSP 2 1 0 2 0完成对信号的实时均衡处理 .原型系统在 3 0 0 0m测井电缆上进行的实验达到 50 0kbit/s的传输率 .     

均匀传输线实验平台的研究

对传输线上波的传播特性进行了实验研究,综合电子、计算机技术设计了有关传输线信号延迟时间测量装置和高速数据采集实验装置,采用了高密度可编程逻辑器件,因而可根据实际需要进行功能扩展。     

信息网络中无线电数据传输

本文叙述了在有限个点的计算机信息网络中,用无线电台传输数字信息的工程问题。包括系统组成及原理、调制、解调方式及实现,通信规程及通信组织等技术问题。可用于非实时控制的各种信息传输系统中。     

基于Gauss-Seidel迭代算法的块式数据检测技术

块式数据检测技术能克服短波信道的时变性,能对数据信号进行有效检测。在Gauss-Seidel迭代算法的基础之上,提出了对于块式数据线性数据检测器(BLE)的优化设计方案,使得信道估值与数据检测使用相同的设备来完成,进一步降低了系统的复杂度。仿真结果表明,优化后的BLE的性能优于传统BLE性能。