射频识别(RFID)数据采集系统终端设计

结合射频识别原理和对其组成的分析采用ATMEL公司的IC U2270B做为读卡芯片、C51系列单片机芯片及其它辅助电子元器件，可以实现一种射频数据采集系统。首先对射频数据采集系统的原理进行介绍和分析。再根据其原理详细说明系统硬件电路模块的设计和系统软件的设计。     

低功耗超高频RFID标签芯片基带控制器

在分析RFID标签芯片系统架构的基础上,设计了一款适用于超高频射频识别标签芯片的基带控制器,以支持ISO 18000-6 Type C标准协议的RFID标签芯片的设计与实现.该基带控制器从系统架构和关键电路设计两个方面进行低功耗的系统集成优化设计,工作主时钟频率采用1.28 MHz,解码电路的采样时钟频率采用2.56 MHz,并采用TSMC 0.18 μm工艺对面积和功耗进行仿真验证和实现评估.仿真结果标明:该基带控制器符合ISO 18000-6 Type C标准协议,芯片面积0.16 mm2,芯片功耗20.07 μW,能够满足无源射频识别标签芯片的低成本和低功耗的需求.     

手机RFID读写器的基带新解码器

设计了一个超高频射频识别读写器的基带接收机, 该芯片既支持UHF 频段的ISO 18000-6B 标准, 也能支持ISO18000-6C 标准。该数字基带接收机主要包括抽取滤波、去直流、相位恢复等基本单元, 在解码部分体现了一种新的数字基带解码器。该解码器在过零检测解码方法的基础上进行了“零点”的修复, 从而可以更加有效地实现解码。和相关器解调解码相比, 这种方法所需硬件更少, 解码的实时性更强。不包括测试管脚, 该数字芯片在0. 18μm CMOS 工艺下的总面积为730 μm×3375 μm, 其中解码部分占总面积的1 %;整个数字芯片的功耗为32. 89 mW,解码部分的功耗为0. 23 mW。     

门禁系统中多协议射频读卡器的设计

介绍了一款应用于门禁管理系统中的基于TRF7960射频芯片和STC12C5410AD单片机的多协议自适应功能的射频读卡器,重点阐述了该射频读卡器的系统结构、各个模块的功能、系统的特点以及相关软件设计和工作流程。本系统主要由单片机控制模块、显示模块、信息接收模块和上位机组成。信息接收模块包括射频模块和按键模块,共同完成信息的接收与传送;显示模块主要显示控制模块对接收的信息进行处理后的内容;上位机主要用以存储有效信息供系统识别和查询。     

基于CPLD的高速USB无线连接器的设计

介绍了一种基于CPLD的USB高速无线接口的设计。采用高速射频收发芯片nRF24L01进行的无线传输。设计了CPLD芯片与USB接口模块，CPLD芯片与射频芯片的接口电路。设计了USB接口模块与射频芯片的控制模块，阐述了该系统的工作原理，构成及VHDL设计方案。VHDL程序采有限状态机设计。     

射频读卡器硬件系统功能简介

系统主要可分为主控模块电路和射频收发电路两部分.主控模块由微控制器及其复位电路,应用系统电路、电源电路及辅助电路组成.主控制器是系统的核心部分,它负责接收用户命令,对发送信号进行编码和对接收信号进行解码,主控制器与应答器的通信过程经由射频收发模块实现.电源电路完成稳压与电压转换功能.射频收发模块有射频发射电路和射频接收电路组成.射频发射电路完成对基带信号的调制发射,射频接收电路完成时载波信号的解调接收.     

基于网络教育的综合业务终端音视频模块的硬件设计

根据视频模块需求分析及视频数据处理流程，提出了综合业务终端视频模块的总体设计方案，通过对现有的音视频解码芯片的反复比较，确定了以ST公司的STi5518作为音视频模块MPEG-2解码芯片，实现了基于网络教育的综合业务终端音视频模块的硬件设计．     

采用ACO-OFDM调制新型可见光-射频识别标签系统

针对电磁波通信的传统射频识别标签系统有辐射,稳定性差的问题,提出一种采用非均匀限幅光正交频分复用调制(asymmetrically clipped optical-orthogonal frequency division multiplexing,ACO-OFDM)终端为数字标签的可见光通信系统。该系统将ACO-OFDM调制技术与可见光通信系统结合,对终端标签完成读写操作。为了提高可见光通信的稳定性,采用了ACO-OFDM调制提高了可见光信道的带宽利用率并且有效抵抗了信道间干扰,增强了可见光信道的稳定性。按照系统的设计分层,依次对终端标签芯片、调制解调、光发射机、接收机进行介绍。其中,终端标签芯片以及发射机,接收机电路基于UMC18 CMOS工艺流片,调制解调模块基于FPGA设计。仿真结果表明,该可见光射频识别标签系统的数字部分和模拟部分均能正常工作,实现了可见光对终端标签进行读写。     

2.4G微功耗主动式RFID识别系统设计与实现

提出了一种新的基于微功耗单片机和射频芯片的主动式微波射频识别(RFID)系统,并设计了数据通信协议,给出了阅读器和标签通信软件设计流程和防冲突策略.该系统具有微功耗、识别距离远、防冲突性好的优点.     

一种正交解码／计数接口IC的设计

介绍了正交解码与可逆计数通用芯片的主要工作原理,在此基础上主要通过对Agilent公司HCTL—2020的功能分析扩展了正交解码芯片对三路信号的处理能力,并完成了对各个模块的功能仿真。实验结果表明,该方案准确、可靠,有一定的抗干扰能性,适用的范围大。     

浅述软件无线电中的调制解调理论

软件无线电概念对于通信系统的发展起到了巨大的引导作用,实现软件无线电台的关键之一就是要解决多模式调制解调的软件化问题。本文从信号空间映射的角度,详细介绍了各种数字信号调制解调的通用模式。     

基于FPGA的H.264解码核的实现

对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.本算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.     

脉冲测距系统中编、译码的软件实现

提出了采用软件编程的方法实现对脉冲测距系统中脉冲数目、脉冲宽度和脉冲间隔的编、译码的方案，以三脉冲的编、译码为例，阐述了具体的实现过程，对程序进行了仿真验证，并对软件实现编、译码的特点进行了分析。     

GSM移动信令网中移动应用部分（MAP）的监测

介绍了GSM移动信令网中移动应用部分(MAP)的监测问题，主要讨论了MAP分层结构，MAP信令协议分析及移动业务分析。针对MAP的分层格式，着重介绍了其由事务处理能力层(TCAP)向MAP层的解码过程，给出了流程图，并结合实例分析了解码结果。在建立在底层解码的基础上的移动分析中，给出了包括呼叫建立号码，统计及呼叫故障统计的实现过程实测情况。MAP信令监测系统的实现对更好地维护管理GSM信令网，优化GSM网络提高网络的运行质量都是不可缺少的。实测结果对MAP信令检测系统的实现有一定的参考价值。     

AVS-P3音频解码算法定点化中IMDCT模块的优化

为了将AVS-P3音频解码算法移植到支持定点算法的芯片中,需要将浮点算法转换为定点算法,针对AVS-P3解码器中IMDCT模块加窗算法复杂度较大的问题,在算法定点化的过程中提出一种改进的加窗优化算法,测试结果表明优化后该模块时间和空间复杂度明显下降．     

基于Android的移动终端流媒体系统的研究

设计了从服务器端通过无线通信网络向Android移动终端发送流媒体的具体应用系统,并将H．264解码标准移植到Android中作为该系统的解码模块,使其实现了对H．264协议的解码播放．结果表明,该系统的解码效果良好．     

基于TMS320VC5421的多制式语音编码的实现

介绍了一种多制式语音编解码器,完成4路语音的全双工通信.简单介绍了组成系统的核心器件——DSP芯片TMS320VC5421的硬件特点,提出实现G.729、CVSD、ADPCM算法之间的编码转换方法,并给出了算法的软硬件实现.实验结果表明,该方法以较少的运算量及较少的硬件资源获得了较高的语音编码质量,是一种灵活可行的语音编码方式.     

一种基于维特比解码的超高频RFID读写器解码器设计

车辆管理和生产管理等应用对超高频射频识别(UHF RFID)读写器的灵敏度有很高的要求.读写器数字基带解码器作为接收链路的关键环节,其误码率(BER)性能直接影响读写器的接收灵敏度.维特比解码是一种广泛应用于卷积码的解码算法,利用卷积码中码元间的相互联系实现纠错解码.本文首次将维特比解码移植应用于UHF RFID系统中的FM0编码的解码算法中.该解码器利用FM0编码的记忆性,结合维特比解码的纠错能力来降低误码率.仿真结果表明,该解码器在信噪比(SNR)为7.3dB的条件下,可以将误码率降至10-5.相对于最优接收机结构,该解码算法有2.5dB的信噪比优势.     

智能多路无线寻呼系统研究和设计

设计了基于单片机软件解码的智能多路无线寻呼系统.该系统以PT2262编码芯片与DF无线发射模块组成发射系统,以DF超再生接收模块和高性能单片机软件解码构成接收系统.该系统具有体积小、功耗低、遥控距离远等优点,具有一定的应用价值.     

AVS视频标准熵解码器VLD电路的设计与验证

基于AVS视频标准,分析了指数哥伦布算法,提出了VLD模块的硬件架构,用自定义指令实现对VLD的解码控制,用Verilog HDL进行了RTL级设计,并利用rm52j标准代码构建了C参考模型,实现了对硬件设计的验证.实验结果显示,设计的VLD模块能够满足AVS标准熵解码器的要求.