高速数据采集系统时钟抖动研究

研究了数据采集系统时钟抖动、ADC量化噪声以及ADC微分非线性与信噪比的关系．通过合理的假设，利用自相关和功率谱密度的关系，推导出了信噪比与抖动和噪声的数学公式．并建立仿真模型，验证该公式．结果表明，在输入信号频率比较高的时候，信噪比以20dB／倍频下降，时钟抖动决定了20dB／倍频下降的起始位置．     

采样时钟抖动对超宽带脉冲雷达目标检测性能的影响

信号采样是超宽带脉冲雷达接收的关键环节,其中采样时钟抖动会引起ADC输出信噪比的下降,继而对雷达目标的检测性能产生一定影响,为此以雷达目标的检测性能为评价原则,研究了高斯白噪声环境中采样时钟抖动引起的信噪比损失,并以匹配滤波检测器和多样本能量积累检测器为对象,详细推导了采样时钟抖动与目标检测概率的关系.据此给出了输出信噪比损失的理论曲线,通过仿真对比分析了不同检测方法下采样时钟抖动对目标检测性能的影响,对超宽带脉冲雷达系统设计中的采样时钟选取有直接指导意义.     

用于高速模数转换器的电荷泵型低抖动时钟管理电路

针对高速模数转换器(ADC)对时钟信号的占空比以及低抖动的要求,提出了一种电荷泵型的时钟管理电路,利用电荷泵构成两个闭环回路,分别实现占空比稳定和可调双相不交叠时钟产生功能。电荷泵对时钟相位的积分功能可实现宽范围的时钟占空比调节,并能明显抑制电源噪声对时钟下降沿抖动的影响。该时钟管理电路采用0.18μm标准CMOS工艺设计。版图寄生参数提取后的仿真结果表明:该时钟管理电路可在40～200 MHz频率范围内,将20%～80%的输入占空比稳定地调整到45%～55%的范围内;在200 mV电源干扰的条件下,输出时钟抖动可降低到传统RC型占空比稳定电路的1/10之下。将该时钟电路应用于一款双通道、200MSPS、14位的流水线ADC中,测试结果表明ADC的信号噪声失真比达到了73.01 dB。     

时钟抖动对ADC变换性能影响的仿真与研究

从理论上分析了时钟抖动(clock jitter)对模数变换器(analog-to-digital converter，ADC)的信噪比和无伪波动态范围(spurious free dynamic range，SFDR)等指标的影响．使用Labview在计算机上建立ADC仿真系统，并用Analog Devices公司的AD6644设计了两套电路，对采样时钟抖动不同的AD6644的变换性能进行实际测量，分析了实测结果，还进行了对比仿真实验，并和理论分析互相验证．结果显示时钟抖动严重影响ADC的SNR，采样频率越高，影响越大，但会改善SFDR．理论分析、仿真和实际测量的结果为高速、高精度ADC电路的设计和芯片选型提供了很好的参考．     

利用ADC输出码密度测量时钟抖动的仿真研究

在已有的利用ADC采样研究时钟抖动基本模型的基础上，提出了利用ADC的输出码密度测量时钟抖动的修正模型。考虑了量化噪声的影响，利用信噪比关系，根据修正模型导出了最佳性能公式。最后通过MATLAB对这个修正模型进行了仿真验证，并指出可以利用修正模型对实际测量结果进行修正。     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系，并在正弦信号参数估计法的基础上，提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时，还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响，并进行了仿真验证．结果表明，采用参数估计测量法测量时钟抖动，不但能够准确地测出抖动的大小，而且能够测出抖动的分布．     

电阻抗成像中高速高精度数字相敏检波器设计

电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量.在分析DPSD原理的基础上,推导出信噪比与采样点数和采样分辨率的关系.给出了测量系统的实现方案,提出了基于直接数字频率合成(direct digitalsynthesis,DDS)技术的模数转换器(analog-to-digital converter,ADC)时钟设计方法.采用高速多通道ADC芯片,辅以低抖动ADC时钟电路,最终由FPGA实现实时DPSD算法.实验测试结果显示,测量准确度可达0.03%,系统信噪比可达85dB.琼脂模型成像实验证明其性能可以较好地满足电阻抗成像的要求.     

宽带ADC低抖动时钟驱动电路的分析与设计

提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器.     

基于多FPGA的高光谱图像数据采集系统时钟设计

高光谱多路数据采集系统中良好的时钟设计至关重要,它不仅关系到高光谱图像的信噪比和调制传递函数,更是高光谱图像进行高速传输的基础。分析了基于多FPGA的高光谱图像数据采集系统在不同工作条件下系统时钟抖动和偏差的特性,设计进行了对比实验。该方案已成功应用于某星载高光谱图像采集系统中。     

AD9516-3时钟设计及在中频数字系统中的应用

高速ADC（analog to digital converter,模／数转换器）对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516．3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516—3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求．     

高精度（10^-15）可搬运铷原子喷泉钟的研制

原子喷泉钟是目前世界上最准的运行原子钟,主要包括铯喷泉钟和铷喷泉钟两种.中国科学院上海光学精密机械研究所于2003年开始开展了可搬运小型喷泉铷钟样机的研制,它的主要特点是：以铷原子做工作介质、损耗低、信噪比高、冷原子碰撞频移低;通过折叠光路设计,其对激光的功率要求降低2/3,系统更加紧凑稳定,更加有利于喷泉钟的工程化.该原子钟已经获得了微波跃迁的Ramsey干涉条纹,其信噪比约100,并实现了闭环锁定,1s的稳定度为8×10？13,4×104s稳定度优于6×10？15.目前正在进行误差的评估工作及系统的改进,近期将进行项目验收,预期总的频率不确定度优于4×10？15.     

扩频通信抗多径衰落性能及在矩形隧道模型中仿真

文章通过扩频通信技术有关性能分析和仿真,得出了扩频通信对多径干扰具有很强的抑制能力,可以有效地解决限定空间内移动通信质量急剧下降问题。     

基于Cramer-Rao界的密集目标统计分辨限

基于Cramer-Rao界,对Smith[10]给出的密集信号统计分辨限（statistical resolution limit,SRL）进行了进一步研究,给出了一般结果. 推导得出了两个点目标空间频率差Cramer-Rao界（CRB）的闭式表达式,并针对目标密集分布情况对此CRB进行了渐进分析,进一步由Smith准则确定了雷达系统密集目标分辨限的一般形式. SRL是目标功率比、目标回波初相差和信噪比（R_sn）的函数. 探讨了不同功率比和初相差条件下SRL与两个目标R_sn的关系. 极大似然估计（MLE）仿真结果表明,在可分辨区内MLE的实验性能达到了CRB;在本文预测的分辨限处MLE的性能开始偏离CRB曲线. 仿真结果验证了本文给出的统计分辨限是准确、合理的.      

用于北斗三号卫星导航系统的星载铷原子钟特性

本文介绍用于北斗三号卫星导航系统的星载铷原子钟主要设计特点和性能指标.铷原子钟频率稳定度主要取决于原子跃迁信号信噪比、电路噪声和原子体系的物理环境效应.为提高原子信号信噪比,物理系统采用了微波场方向因子高于0.9的开槽管微波腔和Xe气启辉的铷光谱灯,并采用了光学滤光和同位素滤光双重滤光方案.电路系统采用了低相噪微波链路,交互调制噪声对铷原子钟稳定度的影响被控制在4.9×10^-13/τ^1/2水平.通过工作参数优化,将物理环境效应对天频率稳定度的影响降低到3×10^-15以下.研制了高精度和甚高精度两型号星载铷原子钟.高精度铷原子钟典型指标为短稳1.5×10^-12/τ^1/2,万秒稳1.3×10^?14,天稳9.4×10^-15;甚高精度铷原子钟典型指标为短稳6.1×10^-13/τ^1/2,万秒稳7.1×10^-15,天稳3.9×10^-15.本文还分析了铷原子钟最新研究进展,预期铷原子钟的性能还可以进一步提升.     

一种基于扩频信号的散射通信信噪比估计方法

针对散射多径衰落信道下信噪比估计误差较大的问题,提出一种基于扩频信号的信噪比估计方法,该方法在散射通信信道模型的基础上,给出散射通信信噪比估计方案并设计数据帧结构,提出基于扩频信号的信噪比估计方法并给出合路信噪比计算公式,同时提出采用特定接收信号处理算法的等效信噪比计算方法,用于准确表征散射通信中的有效信噪比.仿真结果表明该信噪比估计方法估计准确,等效信噪比计算方法正确有效,相比其他信噪比估计方法,估计范围更宽,可有效解决多径信道信噪比准确估计问题.      

有噪反馈下的分布式波束成形码本设计

分布式波束成形系统需要将目的节点波束成形矢量信息反馈至中继节点,而在实际信道环境下反馈信息可能出现错误,造成目的节点接收信噪比损失.为此研究了有噪反馈下的分布式波束成形系统,提出了一种分析反馈错误影响的方法,给出了反馈错误与接收信噪比的闭合表达式.在此基础上,以最大化信噪比为准则进一步提出了低复杂度的分布式波束成形码本设计方法.仿真结果表明,所设计码本在有噪反馈情况下比矢量量化设计方法具有更强的鲁棒性.