数字正交上变频器AD9857的原理与应用

AD9857是AD公司推出的一款高性能数字正交上变频器。介绍了AD9857的系统结构、工作原理,并给出了在雷达回波模拟生成系统中的应用方案。基于DSP和AD9857实现数字上变频,具有结构简洁、通用性好、可靠性强等特点,能满足多种调制信号的上变频处理,可实时改变数字基带信号的调制方式和雷达的工作参数,实现了雷达工作参数的可编程性。     

用于全数字发射机的数字上变频电路

通过分析数字上变频器系统的工作过程及其主要参数对输出信噪比的影响,合理设计差分电压、预加重电路和高速串行发送器等的布局,有效提高数字上变频电路的性能.实际仿真和硬件测试表明,所设计的数字上变频器可将基带信号直接上变频到907.2 MHz频率上,实现阻带衰减达35 d B,提高了发射端信号的有效性和准确性,可以满足全数字发射机的应用要求.     

全奈奎斯特频带的正交数字上变频器设计

针对数字上变频器存在的功耗大、灵活性差等问题,提出一种低功耗的正交数字上变频器设计方案.采用先混频再进行插值调制的上变频结构,使信号频谱能灵活地搬移到奈奎斯特频带内的任意位置.改进后数字上变频器中的数字控制振荡器和插值滤波器都工作在较低频率上,达到了降低功耗的目的,而且插值滤波器采用了一种新颖的两路结构半带滤波器,将补零、滤波和调制功能融合在一起,通过简单地改变输入信号路径即可实现调制可编程.最后在Xilinx KC705开发套件上进行了仿真实现.仿真结果表明:该设计方案可使信号在全奈奎斯特频带范围内进行上变频,具有功耗低、应用灵活等特征,最高输出频率可达392 MHz,功耗降低33.3%,更加适合应用于高速低功耗的通信系统.     

基于GC5016的超声回波信号解调及动态滤波设计

采用了一种用数字上/下变频器GC5016实现超声回波信号的解调和动态滤波处理的方法.使用通常用于调制和解调的芯片GC5016,将超声回波信号的动态滤波处理在信号解调的同时完成,降低了对FPGA乘法器资源的占用.     

基于TMS320C50的雷达信号环境模拟仿真器的实现

介绍了基于TMS320C50的雷达信号环境模拟仿真器的设计和实现。重点阐述了能够产生仿真雷达信号的数字仿真器的设计。通过利用TMS320C50将雷达参数转换成实时特征字数据流,由信号转换电路形成射频雷达信号,仿真复杂多变的雷达环境。     

宽带数字接收机脉冲信号提取实现

在一种高效宽带数字信道化接收机模型的基础上,利用高性能FPGA数字信道化接收机的搭建,并完成雷达脉冲信号参数的提取.针对均匀信道化处理跨信道信号和时域重叠信号时的问题,提出了脉冲上下沿频率判决和双进程状态机等处理手段.实现了跨信道信号的合并与时域重叠信号的分离,有助于雷达信号脉冲包络和脉冲描述字的提取,具有时效性高的优点.在FPGA上仿真实现验证了方法的实用性.     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术--基于标准片内总线的IP设计与复用,研究并设计实现了符合AMBA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1024点和256点数字脉冲压缩,脉压结果以块浮点格式或32bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

基于AMBA总线的雷达信号处理IP的设计与实现

针对实现片上雷达的关键技术———基于标准片内总线的IP设计与复用,研究并设计实现了符合AM-BA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1 024点和256点数字脉冲压缩,脉压结果以块浮点格式或32 bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.     

基于FPGA和DSP的雷达信号处理系统的设计

充分利用现代最新发展的大规模集成电路技术和数字处理技术和数字处理技术，将FPGA和DSP相结合，在仔细分析雷达信号特点的基础上进行了设计，对雷达原始信号进行采样，杂波抑制以及压缩处理，从而为进一步实现基于雷达原始视频信号的信息处理，传输和存储提供了基础和保证。     

宽带雷达侦测的两级数字信道化技术

在分析数字信道分离原理的基础上,对数字信道化的实现结构进行了有效改进,提出了降低数据率和硬件实现难度的两级数字信道化实现结构;并对相应的滤波器进行了分析设计。通过对四种雷达信号宽带侦测的仿真分析,验证了该结构的有效性与可行性,它提高了信道的频率分辨率,降低了滤波器的阶数和设计难度,易于硬件实现,在宽带雷达信号侦测中具有广阔的应用前景。     

无线电通信信道化系统数字实现和计算量分析

为了解决软件无线电平台中的数字上下变频技术，包括频谱的搬移和抽样率的转换，克服现有的专用器件在实现这些功能中的不足．定量分析了高效宽频带变频系统的计算量，并给出了具体实现方法和部分仿真程序，提出了内插上变频和抽取下变频的实际实现方法，以及滤波器多相分解的具体实现.     

基于DSP实现软件无线电上下变频的一种新方法

提出了基于TMS32 0C5 4 10数字信号处理器实现软件无线电系统上下变频的一种新方法 ,并据此构建了一个采用正交调幅 (QAM)调制技术的软件无线电通信系统 ,实验和仿真证明了这种方法的可实用性     

融合词、句层级信息的抽取式摘要优化框架

提出一个混合的抽取式摘要优化框架, 在优化单词层级信息的同时, 将句子层级信息作为优化约束。在约束条件下, 该优化框架迭代地进行摘要文本中单元的替换, 得到不断逼近目标函数的最优解。与传统方法对比, 该框架在DUC数据集上获得ROUGE评测的高分, 证明了该框架的有效性。     

基于编码器共享和门控网络的生成式文本摘要方法

结合基于自注意力机制的Transformer模型, 提出一种基于编码器共享和门控网络的文本摘要方法。该方法将编码器作为解码器的一部分, 使解码器的部分模块共享编码器的参数, 同时使用门控网络筛选输入序列中的关键信息。相对已有方法, 所提方法提升了文本摘要任务的训练和推理速度, 同时提升了生成摘要的准确性和流畅性。在英文数据集Gigaword和DUC2004上的实验表明, 所提方法在时间效率和生成摘要质量上, 明显优于已有模型。     

多数据通道高速互连背板平台的设计和实现

为了给软件无线电的研究提供一个测试平台，设计实现了一个多数据通道高速互连背板平台．背板平台包括传输母板、时钟分配板和数据通道交换板，并提供ADC，DDC，DSP，DUC和DAC单板接口．通过采用高性能芯片和合理的高速设计方法，实现了背板平台良好的传输误码率和时钟晃动性能以及多个数据通道的自定义总线形式．     

Hedge Trimmer句子压缩技术的算法实现及改进

压缩技术旨在模拟人类的文本概括和信息提取能力。句子压缩技术是自动生成能够保留原句核心内容的,合乎语法的,语义连贯的简短句子。文章分析了英文句子压缩技术中基于句法分析的Hedge Trimmer压缩技术,讨论了相关压缩理论,探索其压缩过程并用类C语言进行算法实现。提出了好的压缩句应该至少满足以下3个标准：第一是保留原句的核心内容,第二是具有正确的语法,第三是压缩长度合理。在算法的评估工作中,从DUC 2003语料库中选取了624个原始句子和对应的人工压缩句,与Hedge Trimmer压缩算法自动生成的压缩句进行对照分析。发现5种压缩效果不理想的情况,分析其原因并提出了改进策略。最后,通过实例对改进算法生成的压缩句和原来算法生成的压缩句进行对比评估,证明了改良算法能够获得更理想的压缩句。在英文句子压缩领域,改良的Hedge Trimmer句子压缩算法值得推广和应用。     

软件无线电的数字中频技术在WCDMA基站中的应用

随着高性能数字信号处理器(DSP)和现场可编程门阵列(FPGA)的出现,基于软件无线电(SDR)的数字中频技术目前被广泛地应用到3G基站中.本文在分析了数字中频模块原理及结构的基础上,对WCDMA基站中的数字上变频器(DUC)进行了优化设计,提出了一种三级实现方案.仿真结果表明,对比单级实现方案,该方案带来了4 dB的系统性能改善,同时对DSP运算速度的要求是单级方案的1/10,适合硬件实现.     

基于概念共现图的多文档自动摘要研究

以概念统计为基础,以WordNet为语义资源进行语义消歧和概念归并,提出了一种概念共现图模型并把它应用于多文档自动文摘.该模型利用概念间的共现信息构造概念共现图,抽取多文档集合的主题概念,再根据主题概念构建向量空间模型并计算句子的重要性.由于对概念进行了良好的归纳,该模型能够挖掘蕴涵在文档集中的深层次主题.在DUC2005数据集上评测的结果表明,该方法取得的效果令人满意,可用于实际的应用.     

基于软件无线电的双向时间同步系统设计与实现

针对全球导航卫星系统建设成本高，信号易被干扰和欺骗等问题，本文基于Zedboard+AD9361软件定义无线电平台设计出一套小型化、高精度的无线时间同步系统．整个系统分为双向时间同步模块和无线通信模块：双向时间同步模块处理主从机时间戳的标定、偏差的计算；无线通信模块将数据进行伪码扩频、数字上变频、部分匹配滤波-快速傅里叶变换捕获，实现主从机之间的无线通信．通过主从机输出到示波器上的1PPS信号比对测试，主从机之间的时间同步误差均方根值（RMS）为18.6ns.     

一种基于FPGA的数字上变频实现方法

本文在上变频原理的基础上分析了不同的内插方法并对插值滤波器做了选择。介绍了CIC滤波器的基本组成原理,说明其结构简单、规整,没有乘法器,占用存储量小,适合工作在高采样率和插值比很大的场合。另外从时域和频域分析了CIC滤波器的本质,并讨论了其内部寄存器的最小位宽与溢出保护,实现了高效的CIC内插滤波器。结合FPGA集成性高、可靠性好、应用灵活等优点,进行了仿真、综合,验证了设计的正确性,最终达到了设计要求。