首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
研究了一种基于IEEE802.16e的正交频分复用(orthogonal frequency division multiplexing,OFDM)定时同步算法,结合IEEE802.16e协议定义的OFDM帧结构特点,给出了面向DSP硬件平台的OFDM系统中同步子系统实现方案,最后利用TI公司的TMS320C6416对该方案进行了实现.结果表明,提出的实现方案具有良好的性能.  相似文献   

2.
通过研究OFDM(orthogonal frequency division multiplexing)系统的定时同步算法和信道估计算法,综合考虑算法性能和算法的计算量,提出适合FPGA实现的定时同步和信道估计算法,实现了基于IEEE802.16d协议的OFDM基带系统的FPGA设计。基于ISE和Modelsim软件,对所设计的系统进行综合和仿真,在XILINX公司的XC2VP30芯片上实现了接收机和发射机。发射机和接收机的各级间全部采用流水线结构,综合和仿真结果表明所设计系统节省了硬件资源,提高了数据传输速率。  相似文献   

3.
研究了一种基于IEEE802.16e的正交频分复用(orthogonal frequency division multiplexing,OFDM)定时同步算法,结合IEEE802.16e协议定义的OFDM帧结构特点,给出了面向DSP硬件平台的OFDM系统中同步子系统实现方案,最后利用TI公司的TMS320C6416对该方案进行了实现。结果表明,提出的实现方案具有良好的性能。  相似文献   

4.
很多设计中都是为FPGA设置一个基于12C总线的主控制器接口,而将FPGA作为12C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了12C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从12C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值.  相似文献   

5.
很多设计中都是为FPGA设置一个基于I2C总线的主控制器接口,而将FPGA作为I2C总线上的从器件则很少,但事实上,低速主控单片机和受控高速FPGA从处理器组成的系统应用场景很广.因此本文分析了I2C总线的操作过程,得到了状态机,在此基础上用VHDL语言实现了遵从I2C总线协议的从器件接口.实践表明,所设计的从器件接口工作良好,具有一定的实用价值.  相似文献   

6.
根据三重数据加密算法(3DES)的原理,采用全流水线和有限状态机,实现了基于现场可编程门阵列(FPGA)的3DES电路的仿真.基于Cyclone系列的EP3C40F780C6型FPGA芯片,采用自顶向下的设计思想进行电路的模块划分,有效的完成了3DES算法的总体结构和各个子模块的电路设计.利用超高速集成电路硬件描述语言(VHDL)完成了3DES加密算法的编写,并利用Altera公司的QuartusⅡ9.0综合工具对电路进行了仿真验证及逻辑综合.结果表明,该设计基本实现各模块的功能,获得了稳定的加密性能.  相似文献   

7.
曹姣  周萧 《科技资讯》2011,(18):14-14
本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。这种新模型便于在目标芯片FPGA/CPLD上实现QPSK调制解调功能。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。  相似文献   

8.
深入研究了基于IEEE 802.16e标准的LDPC编码的OFDM无线通信系统.分析了标准中LDPC码校验矩阵构造和相应的快速编码方法,建立了LDPC-COFDM无线通信系统.在16QAM调制方式下,分别在高斯信道和多径信道下进行系统性能仿真,并与卷积码编码的OFDM系统性能进行比较.仿真结果表明LDPC编码的OFDM系统具有更好的纠错性能.  相似文献   

9.
基于USB总线的PCM解调器研制   总被引:1,自引:0,他引:1  
介绍了基于USB总线的PCM帧同步及数据合并解调器的设计与实现,选用Cypress公司的CY7C68016A作为USB接口芯片和Altera公司的FPGA作为控制器完成硬件设计,并基于VHDL、C/C + +语言完成软件设计.该设备主要用于PCM码流与USB总线的数据交换,已在遥测接收系统中用于PCM解调和数据处理.  相似文献   

10.
基于DSP和FPGA的异步串口UART的工作原理和软、硬件设计.采用DSP作为处理器,将UART的核心功能嵌入到PFGA内部,并利用DSP的EDMA功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输.使用VHDL硬件描述语言对PFGA进行编程,并在Quartus Ⅱ 7.2中完成了时序仿真,最后在Altera的CYCLONE系列FPGA上下载实现,验证了用FPGA实现串口通信的可行性.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号