多片FPGA自动加载系统的设计

介绍了一种基于SRAM技术的FPGA可编程逻辑器件的编程方法,能在系统复位或上电时自动对器件编程,有效地解决了基于SRAM的FPGA器件掉电易失性问题,针对当前系统规模的日益增大,本文提出了一种用单片机对多片FPGA自动加载配置的解决方案.1硬件原理nCONFIG输出器件复位脚CONFIG_DON     

可编程逻辑器件的发展概述

数字集成电路经历了从小规模集成电路(SSI)，中规模集成电路(MSI)，大规模集成电路(LSI)，和超大规模集成电路(VLSI)的发展过程。PLD器件由早期的可编程只读存储器、可编程逻辑阵列、可编程阵列逻辑、通用阵列逻辑发展到复杂可编程逻辑器件和现场可编程门阵列。PLD器件使数字系统的设计更加便利和高效，FPGA／CPLD和ASIC融合的趋势也越来越明显。     

可编程逻辑器件及硬件描述语言的EDA方法

介绍了用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法和采用CPLD器件进行电路设计的优点，着重介绍了在电子系统设计中，使用CPLD器件和传统集成电路设计的不同，采用CPLD设计是一种基于芯片的、“自顶向下”的设计方法，本文给出了一种键盘扫描的硬件及软件的设计实例。     

基于VHDL的三维位移测控系统设计

为解决以单片机为控制核心的测量系统可靠性低速度不高的问题 ,阐述了利用可编程逻辑器件CPLD作为控制处理器件的三维位移测控系统的设计思想 ,以及基于VHDL硬件描述语言开发该CPLD器件的设计流程和方法 .     

基于数字信号处理器的多轴运动控制器设计

根据开放式运动控制的要求，以数字信号处理器(DSP)为核心，使用大规模在系统可编程(ISP)技术进行逻辑控制，而位置反馈控制采用复杂编程逻辑器件(CPLD)来实现．应用面向对象技术开发控制系统软件，设计了多轴运动控制器，与传统运动控制器相比，它不仅克服了系统结构固定的缺陷，而又缩短了开发周期，提高了系统的集成度．ISP模块的最高频率可达到24MHz，CPLD的最高频率可达20MHz，因此大大提高了运动控制器的执行速度。     

EDA教学实验箱的设计

根据可编程器件的特征和“多任务电路结构重配置”的原理设计了EDA教学实验箱．该EDA教学实验箱以MAXPLUS Ⅱ为软件平台，以可编程逻辑器件为核心，应用在系统编程的方法，利用可编程控制芯片的相关电路及其他电路资源，可完成各种数字电路教学实验，并具有开发复杂数字系统的功能．并通过四位二进制数相乘实验为例说明在该实验箱上完成具体实验的过程．     

基于C／E系统监控器的CPLD实现

文章给出了用复杂可编程逻辑器件（CPLD）实现离散事件动态系统（DEDS）监控器的方法。首先用Petri网中的条件／事件系统（C／E系统）对DEDS建模,然后用Petri网工具对模型进行分析,并根据控制要求设计出Petri监控器,最后用CPLD实现之。这不仅使Petri网有了硬件支持,而且也为逻辑控制器的设计提供了一种新的方法。文中给出了猫和老鼠迷宫问题基于C／E系统监控器实现的例子。     

可编程逻辑器件PLD及其开发

PLD是可以由用户在系统现场进行编程的逻辑器件.通过对器件编程使之实现所需要的逻辑功能,从而给数字电子系统设计带来了革命性的变化.讨论了可编程逻辑器件的发展及各类器件的特点,着重介绍了PLD器件的开发过程.     

基于CPLD的曼彻斯特码高速传输系统设计

介绍了一种基于复杂可编程逻辑器件 (CPLD)的曼彻斯特码高速数据传输系统设计方案。其特点是 :①将曼彻斯特编码、解码及其相关的控制逻辑集成于CPLD中 ,减小了传输系统的规模 ;②工作方式由微处理器 (MPU)编程控制 ,可以根据传输信道的特性选择不同的数据格式及传输速率 ,通用性强 ;③输入、输出采用并行方式与先进先出缓冲存储器接口 ,传输过程中无须干预 ,降低了传输系统对MPU的负载 ,有利于系统总体性能的提高。该方案特别适用于实时多任务下的高速数据采集与传输系统。     

一种基于CPLD的二值数字化4DPSK解调器设计方案

针对如何用复杂可编程逻辑器件实现4DPSK信号的解调,提出了一种基于CPLD的4DPSK信号解调器设计方案.先将4DPSK信号通过双门限比较器等进行二值数字化,再用VHDL语言设计实现对此数字化后的二值逻辑信号进行延迟、相移、逻辑运算和识别等处理,实现对4DPSK信号的解调.此设计方案减小了硬件实现的复杂度,迎合了可编程逻辑器件CPLD对数字逻辑信号进行处理的特点,并给出了用可编程逻辑器件CPLD实现部分的仿真波形.     

QDRⅡSRAM控制器研究及其应用

Xilinx FPGA内嵌的QDRII SRAM控制器实现了高速QDR协议,完成对QDRII SRAM的精确校正和高速数据的读写[1]。基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,本文详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRII SRAM控制器的读写功能,本文设计了RapidIO到QDRII SRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRII SRAM的读写访问。     

基于FPGA的双边沿触发实现

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。     

用于视频图像数据的ATA接口硬盘存储卡的设计

给出一种视频图像数据ATA接口硬盘存储卡的设计方案,系统采用模块化设计,由图像数据缓冲模块、ATA逻辑模块、ATA接口模块、主机通信模块四部分组成。图像数据缓冲模块选用CPLD加外部FIFO的组合方式来完成,使得系统与不同的外部设备配合工作时,只需要修改CPLD的程序,提高了存储卡的可靠性和可维护性;ATA逻辑模块以及ATA接口模块的功能通过FPGA实现;主机通信模块由AVR芯片配合TUSB6250芯片来共同完成,保证了存储卡具有功耗低、内部短路电路保护等优点。本文所提存储卡方案具有更低的成本,更好地兼容性,易于扩展等优势,尤其适用于视频海量数据的存储。     

辐射易敏SRAM型FPGA在导航卫星中的适用性实验研究

利用兰州重离子加速器提供的86Kr离子束流开展了百万门SRAM型FPGA的单粒子效应实验研究.获得了该器件配置存储器和片内Block RAM的重离子翻转截面,给出了与国外同类实验结果显著差异的原因分析,证实了该器件对单粒子效应的极端敏感性;对三模冗余、动态刷新等容错机制的有效性进行了动态测试,结果表明采用的组合加固措施能显著降低系统的功能错误截面,基本消除了配置存储器额外引入的敏感性,达到了与同类专用集成电路接近的抗辐射水平;结合导航任务特点和实验结果,对SRAM型FPGA在导航卫星上的适用性进行了分析,提出了将加固设计与自主完好性监测相结合的应用思路.     

基于FPGA的视频编解码系统设计

结合Altera公司Cyclone Ⅱ器件中Nios Ⅱ嵌入式CPU内核开发板,进行视频编码、解码的硬、软件设计,制作成实物模块.讨论了视频编码、解码原理,对FPGA、CPLD逻辑器件进行深入学习和研究,设计了一套视频编码解码简易系统.     

一种静态RAM双帧存结构的图形系统及应用

针对高速图形显示系统的应用要求，设计了一种采用静态RAM的双帧存结构的高速图形显示系统，双帧存的逻辑控制和显示控制器由FPGA实现，基于该系统的双帧存结构，提出了一种实现图形叠加的新方法，该方法通过两幅图形数据分别写入不同帧存的方式，实现两幅图形的叠加．进一步提出了一种实现复杂图形分割成两部分分别生成显示的方法，该方法使图形处理器的图形处理性能加倍．     

基于PowerPC603e通用处理模块的设计与实现

Power PC系列处理器是高性能、低功耗的32位嵌入式处理器.Power PC系列处理器在嵌入式系统中得到了广泛的应用,文章简要介绍了Power PC603e处理器的特点,详细阐述了基于Power PC603e的通用处理模块的组成、原理以及60x总线存储器控制器在FPGA上的设计与主要时序的产生.此FPGA控制器可提供60x总线与多种类型的SRAM、FLASH和I/0的接口,已在嵌入式系统的设计中得到了应用和验证.     

基于双核心处理架构的视频监控系统的设计

提出一种基于嵌入式系统和双核心处理器架构的数字视频监控系统的设计方案。该系统基于ARM/FP-GA双核心嵌入式技术,具有低成本、高质量远程数字视频监控的优点,适合复杂的视频处理和控制逻辑。通过设计高速SRAM和VGA输出接口,实现双核心处理器间的高速通信。与传统的监控系统相比,该系统能大大降低组网成本和减小体积重量。系统性能测试结果表明,双核心处理架构能提高系统的可靠性和灵活性。     

基于CPLD的并行多路数据采集控制器

设计了一种基于可编程逻辑器件的并行多路数据采集控制器.该控制器可以控制10路AD转换器,根据配置对2种最多达660个通道进行数据采集.采用乒乓存储器同时进行数据采集和传输;使用片内共享存储区存储配置数据并返回特定通道数据;设计了工作时钟发生器以维护工作时序,同时可降低芯片功耗.控制器采用VHDL(超高速集成电路硬件描述语言)语言在RTL(寄存器传输级)级设计,并在单片CPLD(复杂可编程逻辑器件)上实现.设计结果表明,该控制器具有体积小、功耗低、易于移植等优点.     

高速数据采集与液晶显示设计

介绍了一种基于DSP、FPGA技术的高速数据采集与液晶显示设计,利用DSP驱动A/D转换器,计算显示需要的位置信息,用FPGA分批次接收DSP送来的数据,从SRAM读取数据驱动800*480的TFT-LCD。实验验证了该方案的可行性,具有一定的应用价值。