电子纱线直径测试仪的研制

以往纱线直径大都用光学仪器放大后手工方式进行测量,本文介绍了应用一种称为“电荷耦合器件”(Charge coupled device,简称CCD)的图像传感器,对纱线进行固体摄象,经过信号变换和数据处理,形成一种快速、准确和自动测试纱线直径仪器的原理和方法,最后介绍了它的几方面应用。     

高介电常数HfAlO氧化物薄膜基电荷俘获型存储器件性能研究

利用原子层沉积方法制备了高介电常数材料(HfO2)0.8(Al2O3)0.2薄膜基电荷俘获型存储器件,并对器件的电荷存储性能做了系统研究.利用高分辨透射电子显微(HRTEM)技术表征了(HfO2)0.8(Al2O3)0.2薄膜的形貌、尺寸及器件结构.采用4200半导体分析仪测试了存储器件的电学性能.研究发现,存储器件在栅极电压为±8V时的存储窗口达到3.5V;25℃,85℃和150℃测试温度下,通过外推法得到,经过10年的数据保持时间,存储器件的存储窗口减小量分别为17%,32%和48%;(HfO2)0.8(Al2O3)0.2薄膜基电荷俘获型存储器件经过105次写入/擦除操作后的电荷损失量仅为4.5%.实验结果表明,利用高介电常数材料(HfO2)0.8(Al2O3)0.2薄膜作为存储层能够提高器件的电荷俘获性能,具有良好的应用前景.     

一种基于线阵CCD的一米光栅光谱分析仪

介绍一种基于线阵CCD(电荷耦合器件)的一米光栅光谱分析仪。光电器件CCD的引入提高了对光谱信息采样的速度和精度,并通过模数转换单元将采集数据传输至计算机,从而提高了对光谱信息的存储、传输和分析处理效率。     

一种提高流水线模数转换器速度的方法

针对电荷转移流水线模数转换器 (ADC)的结构特点 ,提出了一种增加模数转换速度而保持功耗不变的方法。该方法在流水线级电路的采样相引入一个额外的时钟相来释放要接入到前级反馈放大器的电容上的电荷 ,以此来优化反馈放大器建立过程的起点 ,从而减小最大可能的建立时间。理论分析和计算机仿真表明 :该方法对常用的电荷转移流水线结构均有效 ,但更适用于低级分辨率、低线性输入范围、低建立精度和低电容缩减系数的流水线结构。当在低线性输入范围、无电容缩减处理的 1b/级或 1.5 b/级的流水线结构中应用该方法时 ,可将 A/ D转换周期降低达 30 %。     

叠层薄膜基电荷陷阱存储器的存储性能研究

随着半导体器件特征尺寸的不断减小,传统的浮栅型存储器件逐渐接近其物理和技术的极限,多晶硅-氧化物-氮化物-氧化物-硅(SONOS)型电荷存储器件以其低电压、小尺寸及良好兼容性等特点成为近年来半导体行业研究的热点.但是,写入/擦除速度与数据保持性能之间的平衡问题一直制约着SONOS型存储器件的发展.为了解决这一问题,本文利用脉冲激光沉积系统制备了叠层薄膜基电荷陷阱存储器件,其中SiO_2作为隧穿层,叠层ZrO_2/Al_2O_3作为电荷存储层,Al_2O_3作为阻挡层,并对器件的电荷存储性能做了系统分析.利用透射电子显微镜(TEM)表征了器件的微观结构,采用4200半导体参数分析仪测试了器件的电学性能,包括存储窗口、写入/擦除速度及数据保持性能.研究结果表明,存储器件具有良好的电荷存储性能.当栅极扫描电压为±2V时,存储窗口仅为0.9V,随着电压增加到±6和±8V时,存储窗口分别达到3和4.4V;+8V,5×10~(-5) s的写入操作下,平带偏移量达到1V;室温,85和150℃测试温度下,经过1×10~5 s的数据保持时间,器件的存储窗口减小量分别为5%,10%和24%.优异的电学性能主要归功于ZrO_2和Al_2O_3之间的深能级界面陷阱及层间势垒.因此,采用ZrO_2/Al_2O_3叠层薄膜结构作为电荷存储层,具有良好的市场应用前景.     

基于Matlab建模的数字相关双采样两步单斜ADC研究

提出并仿真验证了一种用于互补金属半导体氧化物图像传感器的10 位数字相关双采样列级两步单斜模数转换器. 数字相关双采样通过减法器实现,使像素复位信号与像素曝光信号的量化结果在数字域作差,降低了列级读出电路中非理想因素的影响;比较器采用基尔伯特单元,避免了传统两步单斜ADC 中因记忆电容的使用所导致的时钟馈通和斜坡斜率误差的问题. 通过在Matlab 中建模仿真验证,ADC 的信噪失真比为61.4 dB,有效位为9.9 bit,量化周期为140 个时钟周期. 与传统10 位数字相关双采样单斜ADC 相比,可节省2 170 个时钟周期,同时其平均FPN 较传统两步单斜结构可以降低0.81 LSB.     

基于CPLD的并行多路数据采集控制器

设计了一种基于可编程逻辑器件的并行多路数据采集控制器.该控制器可以控制10路AD转换器,根据配置对2种最多达660个通道进行数据采集.采用乒乓存储器同时进行数据采集和传输;使用片内共享存储区存储配置数据并返回特定通道数据;设计了工作时钟发生器以维护工作时序,同时可降低芯片功耗.控制器采用VHDL(超高速集成电路硬件描述语言)语言在RTL(寄存器传输级)级设计,并在单片CPLD(复杂可编程逻辑器件)上实现.设计结果表明,该控制器具有体积小、功耗低、易于移植等优点.     

RSFQ可控时钟信号发生器

设计了一种新的产生RSFQ时钟信号的电路,并利用W IN S软件对电路进行了模拟.它可以产生连续脉冲,脉冲的周期由电路中约瑟夫林传输线的长度决定,可以产生周期约10 ps的连续脉冲.经过扩展,这种电路能通过输入触发脉冲实现振荡的停止,从而产生固定个数的时钟信号,产生时钟信号的数目由启动信号和停止信号的时间差决定;在电路中使用多路开关,还可以在不改变硬件电路的条件下,通过输入触发信号来改变输出时钟信号的周期.     

一种高速顺序采样方法

论述了一种适用于低速采样系统采集高频宽带周期信号的高速顺序采样方法 .利用在本地锁相环产生的一个与信号重复周期Trep相近的时钟信号作为采样保持电路的控制信号 ,采样时钟周期Ts 与信号重复周期之间的差值为ΔT =± (Ts-Trep) ,而时间ΔT反映了等效采样的时间分辨力 .探讨了锁相环路的设计和系统触发原理 ,给出了差频采样的原理框图及相应的触发电路 .该方法突破了传统顺序采样在使用商用可编程延时器时的局限性 ,在测控、虚拟仪器、信息处理等领域具有广泛的应用前景     

静止图象数字化系统的输入部分

本文提出一种把图象输入微型计算机的方法。由于微处理机内存有限,只对一幅图象取256×256个象素,即每场取256行,每行取256点。用2~4=16个灰度等级来表现每点图象信号的强弱。则每个象素点就只占4位(半字节),从而只需要32k存储容量。在视频信号的一行正程期内采样一点,在一场正程期内采样一列,采祥顺序是垂直方向上自上而下进     

两种异步情形的网络控制系统的分析与建模

对具有时延、传感器和控制器为时钟驱动、执行器事件驱动方式下,传感器与控制器采样周期成整数倍和采样周期相同但存在时变偏差两种异步情形的网络控制系统的运行特性进行了分析,建立了相应的闭环数学模型.最后通过实例显示了该模型的合理性.     

用于语音子频带编码的编解码器的设计与微处理机实现

本文基于Z-80微处理机设计并实现了一种适于语音子频带编码(SBC)的自适应差值脉码调制(ADPCM)编码器,在发送端,编码器把并行输入的16比特二进制数字信号压缩为3比特或4比特码字;在接收端,解码器将其恢复为原来的16比特,选择了最佳参数,3比特与4比特数编码分别能获得25和33分贝的信噪比,用不超过二十片集成电路实现的硬件编码器,以 Z-80A CPU作为算逻单元(4兆赫主频),对每一样值的处理时间小于3200个时钟周期,可接受的输入采样频率高于1200赫兹,能够用于语音(8000赫兹采样)八子频带实时编码,增加外部硬件乘法器可以大大提高编码器的处理速度,使可接受的输入采样频率大于4000赫兹,因此能够用于语音两子频带实时编码,文中对这种编码器的基本算法,阶步参数、计算机仿算和硬件实现进行了详细讨论。     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

甲乙类电流记忆单元中电荷注入误差的消除

针对电流存储单元电路中存在的电荷注入误差,提出一种新的注入误差消除方法,该方法能够消除由电荷注入效应引起的输入信号相关误差及直流偏置.设计了一种具有极低电荷注入误差的甲乙类开关电流存储单元电路.采用上华半导体有限公司(CSMC)的5 V,0.6 μm双层多晶双层金属互补型金属氧化物半导体(CMOS)工艺对存储单元进行设计.模拟结果表明:改进后的存储单元可工作在2.5～5 V电压条件下;在输入频率为500 kHz,幅度为50 Μa正弦电流,采样信号频率10 MHz条件下,输出电流的误差仅为未采用补偿方案的单元电路误差电流的0.212 %,同常用的伪MOS开关补偿方法相比,误差电流减小了85.5 %.     

CL256型MOS图象传感器的研制

CL256型MOS图象传感器是一种新型的固体图象传感器,国外又称为自扫描光电二极管列阵(Self Scanned Photodiode Array,简称SSPD器件)。该器件采用了硅栅P-MOS工艺,而作为扫描电路的移位寄存器是采用的一种带变容管自举电路的三管动态无比电路。这是一种高速度低功耗电路,对研制高位数的SSPD器件尤为重要。 文中叙述了CL256型MOS图象传感器的电路工作原理,工艺实验及实验结果。     

一种低电压无采样保持运放14 bit,100 MS/s流水线型模数转换器的65 nm CMOS工艺实现

设计了一款低电压实现的14bit,100MS/s流水线型模数转换器(Pipelined ADC),该ADC前端采用无采样保持运放结构来降低功耗和减小噪声,减少了第一级采样网络孔径误差和非线性电荷注入的影响.通过选取合适的输入采样电容容值解决了kT/C噪声和电容不匹配的问题,并设计了符合系统要求的低电压高速高增益运放.该模数转换器同时也包含了带隙基准、分布时钟产生电路、参考电压和共模电压缓冲器等电路模块.芯片采用TSMC 65nm GP 1P9M CMOS工艺实现,面积为3.2 mm2(包含PAD).测试结果表明,当采样率为20MS/s,输入信号频率为1.869MHz时,信噪比(SNR)为66.40dB,信噪失真比(SNDR)为65.21dB,无杂散动态范围(SFDR)为73.44dB,有效位数(ENOB)为10.54bit.电源电压为1.2 V,整个模数转换器的总功耗为260mW.     

基于网表的量子元胞自动机时钟布局方案

量子细胞自动机(quantum cellular automaton,QCA)器件是一种具有时控工作特征的新型器件结构,与传统的通过电信号来表示二进制信息的方法不同,它是通过电子在QCA细胞上占据的位置来表示的。正是由于QCA器件的时控工作特征,若没有一个系统合理的方法设计QCA时钟电路,则会导致电路时钟设计复杂、电路时钟周期冗余。文章基于传统集成电路成熟的网表技术,引入了新的网表参数,使得在进行电路器件设计时也能解决时钟布局的设计,缩短了电路设计时间、提高了时钟的合理布局。     

BESⅢ中的高精度同步时间放大技术研究

提出一种改进的用时间放大技术来实现高精度时间测量的方法.即使用一个与对撞时刻严格同步的外时钟来标记输入信号的时刻,生成一个宽度介于一个到两个时钟周期的时间间隔;将标记后的时间间隔进行预设倍数的放大;再用一个具有多次击中能力的时间-数字转换(time-to-digital converter,TDC)芯片测量放大后的时间间隔,并结合物理的方法反推出输入信号到达的时刻.该方法由硬件实现,经验证明其能够获得好于25 ps的时间测量精度,可以满足北京谱仪三期(BESⅢ)改造工程的飞行时间(time of flight,TOF)测量电子学部分25ps的时间测量精度要求,也可应用到其他类似的高精度时间测量系统中.     

可控脉冲信号发生器的设计

数字信号由于具有抗干扰能力强、无噪声积累,便于存储、处理和交换等一系列优点,已经成为现代控制领域的主要处理信号.要求改变脉冲信号的周期、占空比和输出脉冲个数可控的电路模块在很多控制领域都有应用.本文介绍了一种基于FPGA芯片的可控输出信号周期、占空比和信号个数的设计方法.应用时钟管理模块对输入时钟进行倍频来提高输出信号的周期范围和精度;调用IP核来完成相应的数学运算;应用两个可控减计数器来控制每一周期内高低电平的持续时间;应用数量控制计数器对输出的脉冲进行计数,控制输出量.该设计运行在ALTERA公司的clcyone芯片上,取得良好的效果,具有灵活高效的优点.     

OFDM水声通信系统中一种相位补偿方法

为解决正交频分复用(OFDM)水声通信系统中因采样时钟偏差引起的相位噪声对系统性能的影响,提出了一种基于双导频符号的相位补偿方法,利用相邻两个OFDM导频符号的信道估计获得任何两个相邻OFDM符号的相位差,然后利用这个相位差去补偿OFDM数据符号中因采样时钟偏差带来的相位旋转.仿真及湖上试验数据分析结果表明:采用该方法可以有效地补偿因采样时钟偏差所带来的相位旋转,降低相位噪声对OFDM水声通信系统的影响.