频率2 GHz的16核处理器二级缓存设计

摘要：
提出了针对多核处理器的2级缓存L2 Cache设计方案,以高效地处理访存请求.采用优化的目录协议维护与1级缓存L1 Cache的数据一致性,并结合片上目录来维护L2 Cache之间及其与3级缓存L3 Cache之间的一致性;在L2 Cache设计中,提出了基于MESIA F的Cache一致性协议,实现了最早返回取数数据的短流水线设计;采用相关链和远程链机制解决了监听应答导致的死锁问题;通过基于流水线的睡眠与唤醒技术降低了漏流功耗;通过细粒度门控时钟降低了其动态功耗.后端设计结果表明,经过优化设计的L2 Cache达到了频率2 GHz的设计目标,并已成功应用于某16核处理器芯片. 关键词：
中图分类号： 文献标志码： A     

片内多处理器Cache一致性解决方案

单芯片多处理器（SCMP）系统是当前计算机体系结构研究的热点问题之一。与传统的多处理机系统一样,Cache一致性问题也是片内多处理器系统必须首先解决的问题。本文针对传统的多处理机系统在解决数据一致性问题上所普遍采用的写作废协议的实现方式上所存在的缺陷,提出了一种基于“双环结构”的片内Cache一致性解决方案,并对其实现后的性能进行了测试和评价。     

基于WDC结构的低静态功耗Cache设计

基于片上cache占处理器芯片功耗的比重越来越大，提出了一种新的路衰减cache(Way-Decay Cache，WDC)结构．该结构通过门控Gnd技术来动态地关闭或开启部分cache路，使得cache结构可以在低功耗配置和正常配置之间切换，从而达到降低静态功耗的目的．与现有的低功耗cache结构相比，附加的逻辑少，实现简单，具有硬件的可实现性．试验结果表明，该结构可以降低cache的功耗，同时对cache整体的性能影响很小．     

基于性能分析的Cache侧信道攻击循环定位

为了有效地对Cache侧信道攻击进行检测并定位,该文提出了基于性能分析的Cache侧信道攻击循环定位方法,分为攻击检测和攻击循环定位2阶段进行。攻击检测阶段采用硬件性能计数器检测二进制程序是否为Cache侧信道攻击程序;攻击循环定位阶段主要进行攻击循环的定位,首先采样性能事件,然后获取二进制程序的循环和函数等内部结构,结合采样数据定位攻击循环。最后选取典型的Cache侧信道攻击程序和良性程序进行检测,结果表明:该方法能准确区分攻击程序和良性程序;通过对比定位结果和攻击源代码,该方法能精确定位攻击循环。     

分离Cache的一种容量联合分配算法

在嵌入式处理器中,Cache的功耗所占的比重越来越大.针对不同类型的应用程序对指令Cache和数据Cache的容量实时需求不同,提出了一种新的容量联合分配算法,该算法可以均衡考虑程序运行时对指令 Cache和数据Cache的实时需求,动态调整一级Cache的容量和配置,从而更有效地利用Cache资源.Mibench仿真结果表明,采用容量联合分配算法的分离Cache与传统分离Cache相比,平均能量消耗降低了29.10%,平均能量延迟积降低了33.38%.     

高效的Cache代理服务器系统分析与研究

由于大量的WWW数据在Internet上被重复传输,严重影响了网络带宽,造成网络拥塞,于是Cache技术被引入到Internet世界.但是网络的持续高速发展使单一的Cache服务器已经难以满足需要,必须寻找一种高效的Cache代理服务器系统.文章先分析比较了当前几种多重Cache代理服务器系统的工作方式DNS轮询、多层Cache阵列和代理自动设置,并讨论了它们的不足,然后提出了一种高效的多重Cache代理服务器系统的配置方案,并给出了详细的设计.     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

基于细粒度伪划分的多核私有Cache容量共享机制

针对多核私有Cache结构面临的容量失效问题,提出了一种基于细粒度伪划分的核间容量共享机制.通过在细粒度层次为每个Cache Bank设置加权饱和计数器阵列来统计和预测各线程的访存需求差异情况,控制各个处理器核在每个Cache Set上的私有域与共享域划分比例,并以此指导各处理器核上的牺牲块替换、溢出与接收决策,利用智能的核间容量借用机制来均衡处理器间访存需求差异,缓解多核私有Cache结构面临的容量失效问题.在体系结构级全系统模拟器上的实验结果表明,该机制能够有效改善多核私有Cache结构的容量失效问题,降低多线程应用程序的平均存储访问延迟.     

一种基于人工神经网络的基本块重排方法

基于程序的控制流动信息和体系结构跳转代价模型,使用人工神经网络预测控制流边的执行概率,利用子结构分析技术开展基本块重排.程序的控制流边信息被选择作为神经网络的训练数据,这些信息包含了该边的静态特征和动态行为之间的联系.基于弹性反馈反向传播(RPROP)神经网络,在UniCore处理器上实现了采用子结构分析的基本块重排算...     

分类Cache库在Web查询系统中的应用

利用分类Cache库技术可以解决对已检索到的Web信息的再利用问题,通过使用分类Cache库,不但可以减少重复检索Web的次数,提高查询系统的效率,而且还可以对已检索到的Web信息实现基于语义的精确查询,提高系统的查询精确度.重点介绍了Web查询系统中分类Cache库的构造、管理与维护.