3bit-ADC底极板与顶极板采样分析

经典ADC/DAC中,为消除顶极板采样保持电路中存在的电荷注入与时钟馈通影响,常常采用底极板采样电路。基于此,本文利用Cadence Spectre工具,对ADC中顶极板采样和底极板采样的波形及SNDR等参数进行分析,发现底极板采样稳定性较好,但能耗相对于顶极板采样更大。顶极板采样由于功耗小、失真小、SNDR较大,一般适用于低位ADC中。     

试析过采样技术在通信信号处理中的意义

过采样技术具有将通信信号平稳循环化,使之更易于处理的技术特性,因此许多需要使用通信信号的技术在处理信号之前都会利用过采样技术对待处理信号进行过滤,以达到提高信号处理精度的目的。这种应用模式令过采样技术获得了极其广泛的应用,包括盲均衡与盲辨识、调制信号、盲源分离、信号检测、雷达信号在内的多个领域都利用了过采样技术来处理通信信号。本文将从过采样技术的机理和其在实际领域中的多重应用特征分析其具体的应用意义,解析其在通信信号处理中的价值和必要性。     

低功耗微控制器的动态时钟管理技术

为了降低微控制器的功耗,本文设计实现了一种动态时钟管理技术。该技术包括门控时钟和多种工作模式切换。根据微控制器执行任务的变化,适当的切换微控制器的工作模式和时钟状态,降低功耗。基于open MSP430嵌入式处理器的低功耗微控制器的仿真验证实验结果表明,动态时钟管理能够有效的降低功耗。     

可编程逻辑器件设计中的亚稳态问题及解决方案

分析了可编程逻辑器件设计中亚稳态产生的原因及亚稳态评估方法,介绍了几种解决亚稳态问题的常用策略.针对这些常用方法不能彻底消除亚稳态的不足,提出了一种基于使能触发器构成的"高频时钟错位法",这种方法通过从外部引入一个高频脉冲,对原来互相独立的异步时钟信号同步在高频时钟的上升沿和下降沿,并且保持半周期的时间间隔.只要选择适当的高频时钟频率和电路参数,亚稳态可以得到完全消除.这种方法在数字系统设计中有广阔的应用前景.     

一种新型高速高分辨率采样保持电路

提出了一种新型的基于运算放大器的开关电容采样保持电路结构.采用速度补偿解决了高速高分辨采样保持电路对放大器要求增益高和速度快之间的矛盾.具体设计了采样保持电路,特别设计了其中的快速时间连续电压比较器.用Chart 0.35μm CMOS工艺,进行HSPICE仿真,结果表明,本文设计的采样保持电路的分辨率为10位,采样速率高于70 MHz/s.     

基于片上系统的微处理器的快速原型环境及其应用

在过去的十几年里,微电子电路设计的快速发展使得电子晶体管的数量和时钟速度都得到大幅度的提高.现在成熟的纳米制造技术可让设计工程师们在一个芯片上放入数量众多的微处理器和协处理器.这些片卜系统在减少了能源的消耗和嵌入式系统总制造费用的同时,也提高了系统执行的可靠性.     

一种新型消除失调电压的高速高精度比较器

本文提出一种新型消除失调电压的高速高精度CMOS比较器。该比较器克服传统消除失调技术在信号通路引入电容的缺陷,具有更快的速度。设计的比较器采用TSMC 0.35μm 2P4M工艺。采用CADENCE软件SPECTRE仿真器仿真,该比较器在64MHz的时钟频率下,失调电压减小了92.6%,其延时时间仅为2.68ns,最小分辨率为33μV。     

初始排污权拍卖机制经济学实验研究

依据初始排污权拍卖属于同质可分物品,具有私有价值和共同价值拍卖双重属性等特点,设计了3个静态拍卖实验(统一价格拍卖、歧视价格拍卖、维克瑞拍卖)和一个动态的向上叫价时钟拍卖实验;以大学三年级本科生为被试对象,考虑在两种估价分布(正态分布和均匀分布)及两组竞价人数(4人组和6人组)条件下,进行了16局共计160时段的拍卖实验,对实验结果(拍卖效率、买者收益、卖者收益、成交量等)进行描述性统计分析及统计假设检验.实验结果表明:统一价格拍卖优于歧视价格拍卖,且不亚于维克瑞拍卖,而向上叫价时钟拍卖机制则优于统一价格拍卖机制.基于该实验结果及中国目前的实际状况,建议中国实施初始排污权拍卖宜采用向上叫价时钟拍卖机制.     

固定污染源烟气采样方法探讨

在负压大的烟道中采集烟气时,由于现用采样泵的流速小于烟气流速而出现倒吸或采不到完整样品的现象,通过多次现场实验和理论分析,设计组装了简便的烟气采样辅助设备,解决了上述问题.     

基于事件触发采样的混沌系统同步算法

综合事件触发采样和状态观测器设计方法,提出了基于事件触发采样的混沌系统同步模型.应用李雅普诺夫稳定性理论建立了系统同步的充分条件,并利用Matlab软件给出了相应的同步算法设计.通过对蔡氏混沌电路的仿真,验证了所得算法的有效性.仿真结果表明,所提出的同步算法易于实现,同步效果好,可以在一定程度上减少数据采样次数.     

LoRa同步叠加信号的解调

为了提高LoRa技术单位时间内的传输速率，提出了一种新的LoRa同步叠加信号解调算法。首先，理论分析了相同扩频信道LoRa叠加信号解调的核心问题是区分不同节点的信号，仿真分析了当2个节点信号的功率差大于5 dB时，即可解调出2个节点的数据并指出了该方法的不足之处；其次，提出了一种使用LoRa调制符号的最高位为标志位，作为区分2个节点数据的新算法，指明了该算法的使用场景并发现它与LoRa技术解调算法的复杂度基本相同。仿真结果表明，新算法不会增加LoRa解调算法的误比特率，与LoRa技术解调算法相比，新算法大幅度提高了LoRa数据包的传输速率并降低了传输有效信息的比特能耗。     

采用物理层网络编码的2FSK双向中继通信系统解调映射方案

提出了一种相干型中继节点解调映射方案,适用于采用物理层网络编码的二进制频移键控(binary frequency shift keying, 2FSK)双向中继通信系统. 方案分两支路对叠加信号进行处理,然后对两路信号差值进行抽样判决,并对判决结果进行网络编码映射. 采用最大后验概率准则得到判决门限. 分析了采用该方案中继节点的
判决错误概率、系统误码率及吞吐率性能. 理论分析和仿真验证表明,采用该方法进行解调映射的物理层网络编码方案中继节点判决错误概率和系统误码率与传统方案和网络编码方案相近,系统吞吐率则高于两者.     

基于单片FPGA的多路VFC数据采集器

描述了一个8通道压频转换(VFC)数据采集器的硬件设计和实现过程.该数据采集器主要由计数暂存单元、FIFORAM缓冲存储单元、RS232C串行通信单元和控制单元构成.数据采集器用一片Xilinx现场可编程门阵列(FPGA)芯片实现,因而具有设计实现周期短、电路工作可靠以及便于系统微小型化等特点.     

基于串口服务器的智能小区信息发布系统

为了使智能小区管理中心通过以太网将信息发布到各单元住户,应用串口服务器设计小区信息发布系统.系统利用串口服务器的协议转换功能,以Modbus和TCP协议的串口通信方式,将信息发布系统的终端——单片机控制系统接入以太网.应用测试表明,系统具有数据传输可靠、响应速度快、扩展灵活等特点,实现了智能小区的网络化管理.     

二线(I2C总线)串行数据传送接口设计

本文介绍了I2C总线规范和利用EDA技术实现串行接口电路的设计方案．对串行接口电路中串行信号的起始条件、停止条件及数据的地址位、读写位、应答位等I2C总线规范中的细节部分进行了具体的描述，以及用VHDL语言进行描述等．     

利用8251扩展单片机通信接口电路的方法与编程

本文以8031单片机为例,介绍8215A可编程串行接口芯片与单片机之间的一种连接电路的方法,与其他接口电路不同之处在于该电路可以方便 地选择各种常用的标准波物率进行串行数据通信,并通过实例描述了8251A串行通信中断程序设计方法。     

一种新型八相时空调制扩频通信定位综合系统

为了在通信的同时测定用户位置,提出了一种新颖的八相时空调制扩频技术,它利用含有方位信息的八相信号状态,实现直接序列扩频时空调制.调制信号的频谱和通信能力与扩频QPSK相同,但可以测得接收机方位,更适于通信定位综合系统.文中巧妙地利用了正交矩阵、沃尔氏序列与其交替倒相序列正交的特性,解决了信号的编码、调制、发射、解扩、载波提取和方位角估计等关键技术问题,分析了误码和测角性能.     

高性能2．5Gbps PCI Express并串转换电路的设计

并串转换电路作为PCI Express物理层（PHY）发送端的重要模块之一，将来自PCS（Physical coding sublayer）子层的10bit并行数据转换成1bit串行数据．该文提出并实现了一种高性能并串转换电路，采用0．18μm工艺版图实现，反标寄生参数后使用spice进行仿真，仿真结果证明该电路可在1．0GHz～1．5GHz稳定工作，其最高数据传输速度达到3Gbps，完全达到了预期效果．     

Modbus RTU模式下工控机与智能仪表的通讯实现

介绍了Modbus RTU通讯协议的特点,阐述了该协议在VB6．0编程环境下通过RS-485串口实现工控机与智能仪表通信的具体方法．该方法简单实用,对其他同类型智能仪器及系统的设计开发有一定的借鉴作用．     

OPC规范下数据访问服务器的研究与实现

鉴于OPC(OLE for process control)规范正逐渐成为现场智能仪表与工控软件、工控软件与企业信息管理系统之间的工业通信标准,介绍了OPC规范的构成、发展和应用情况;重点阐述了构成OPC数据访问服务器的组件对象及其接口,并以Delphi为开发工具详细说明了OPC数据访问服务器的实现过程及其关键技术.