基于Camera Link标准的图像采集处理系统及其应用

针对非接触在线高速实时检测的要求，提出了一种基于线阵CCD和DSP的图像采集处理系统．系统采用Camera Link接收器DS90CR288A将CCD输出的速度高达80MHz的低压差分信号（LVDS）转换成低压TTL（LVTTL）信号，然后将数据送入高速FIFO以协调CCD和DSP的时钟差异，最后采用EDMA方式将FIFO数据转存到SDRAM中，一幅图像传完之后中断DSP进行图像处理，MCU负责尺寸显示．实验结果表明，该系统达到了较高的测量精度．     

基于A/D和DSP的高速数据采集技术的探析

在DSP高速数据采集系统中,采用FIFO器件作为A/D转换器与DSP之间的桥梁,可以根据具体需要灵活设置FIFO的各个标志,使其具有很强的外部接口能力;并且通过软件很容易调整A/D转换器、FIFO和DSP的操作时序,增强了操作的灵活性,起到了很好的数据缓冲作用,保证了数据采集的安全可靠。     

高速模数转换器与TMS320C6000 DSP接口的FIFO实现

大多数的高速模数转换器不能够直接和DSP相连。一个比较好的解决办法是使用FIFO作为输入缓冲。FIFO可以通过C6000系列的外部存储器接口(EMIF)与TMS320C6000系列DSP相连,DSP通过脉冲触发模式从FIFO中读取数据块。介绍如何使用SN74ALVC7806FIFO实现TMS320C6201与模数转换器的接口。     

一种基于DSP和FPGA的雷达信号分选电路设计

设计了一种基于DSP和FPGA的雷达信号分选电路,对密集的雷达信号进行分选识别。系统利用FPGA采集信号的特征参数以及对参数进行预处理;采用了累积差值直方图算法,根据信号脉冲宽度对数据分组,多片DSP协同处理实现信号分选。工程实践表明:该电路对常规雷达信号分选效果良好,处理速度快,系统可靠性好。     

基于DSP的数据采集分析系统研究

设计了一种基干USB和DSP高速数据采集系统,提出了一种采用FIFO缓存芯片实现AN2131Q与TMS320C5409的连接方法,数据通过FIFO缓存后打包送给USB总线。给出了硬件设计方案,详细阐述了EZ-USB接口芯片的固件、设备驱动和用户程序开发过程。     

基于VXI总线的并行DSP信号处理模块设计

随着各种测试系统性能的不断提高,对系统内数字信号处理能力的要求也越来越高。为满足日益增长的处理性能的要求,设计了基于VXI总线的并行DSP模块,集成了4片高端浮点DSP芯片,并通过增加高性能管理单元、优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展PMC通用接口等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式。该模块为VXI总线接口,可应用于高性能雷达信号处理以及高速控制系统。     

雷达目标回波高速采集系统的设计

论述了一种雷达目标回波高速采集系统的设计思想和系统结构．针对高速FIFO指针环的结构特点，设计了一种采样预触发电路，有效解决了门限检测时回波采集丢失有效数据的问题．系统采用PCI总线的接口技术和可编程逻辑器件，实现了双路50MHz实时采样。     

雷达、红外成像传感器数据融合方法的研究与应用

雷达与红外成像传感器所获取的信息能实现互补，可以改善对目标跟踪与识别的效果．提出了一种将数据修复与融合相结合的新方法．经过仿真验证了方法的有效性，并用以DSP为计算核心的电路实现，给出了编程思路，将异常数据的处理与数据融合结合起来，该方法可提高融合结果的稳定性、可靠性及工程实用性．     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

嵌入式组合导航系统中高速通信链的实现

在基于DSP和FPGA的嵌入式组合导航系统中,为了满足系统的小型化、低功耗、低成本、高精度等要求, 使用一片FPGA芯片来完成系统各单元间的逻辑控制和多路异步串行口扩展,并且在其内部设计了串行口接收和发送双缓存FIFO。同时,为了减少系统完成数据输入输出任务时中断CPU的次数,在DSP内部RAM中设计了乒乓缓存器,并利用TMS320C6713的EDMA(Enhanced Direct Memory Access)功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输。试验结果证明,此方法可以在没有CPU干预的情况下,使得多路异步串行口均能在11.52Kbit/s波特率下稳定地工作,有效提高该系统的实时性和可靠性,使得DSP更专注于导航计算。     

基于BLACKFIN532非相参单脉冲雷达信号源的实现

雷达信号源用在调试雷达信号处理机过程中,通常只是简单的数据回放,用来验证信号处理算法.这种信号源无法来模拟出目标的角度和运动轨迹及起伏特性等动态的工作信息.利用DSP芯片产生实时和真实的回波信号.根据常规雷达信号源的不足和日常调试雷达中的不便,实现了基于BLACKFIN 532来实现对目标方位和目标轨迹模拟.     

基于BLACKFIN 532非相参信号源的实现

雷达信号源用在调试雷达信号处理机过程中,通常只是简单的数据回放用来验证信号处理算法,这种信号源无法来模拟出目标的角度和运动轨迹及起伏特性等动态的工作信息。利用DSP芯片产生实时和真实的回波信号。根据常规雷达信号源的不足和日常调试雷达中的不便,实现了基于BLACKFIN 532来实现对目标方位和目标轨迹模拟。     

相参雷达信号源的实现

为了方便相参雷达在实际过程中的调试,本文提出了一种利用DDS加DSP实现相参雷达信号源的方法。信号源能够实现了线性调频和二相编码波形的产生,并且通过上位机界面能够灵活的对产生的波形进行设置。该信号源具有结构简单,使用灵活的优点。     

基于VXI总线模块化的雷达数字信号处理机

目的 对建立模块化雷达数字信号处理系统总线和本地总线进行研究。方法 将系统总线用于系统管理;本地总线用于高速数据流传输。结果 给出了基于ＶＸＩ总线的系统实现硬件配置方案及介绍已研制成的基于ＶＸＩ总线的高速雷达信号处理板,结论基于标准总线的模块化雷达数字信号处理系统避免了雷达处理机的重复研制,缩短了研制周期,降低了成本,提高了系统可靠性,增强了电磁兼容性能。     

准连续波跟踪雷达信号处理机的设计与实现

目的 开发适合准连续波跟踪雷达特点的高性能数字信号处理机。方法 根据准连续波雷达的特点,以中频采样技术代替传统的模拟双通道采样。在处理机设计方面,用高性能的通用浮点ＤＳＰ代替专用ＤＳＰ,并采用了并行处理结构。结果 本实现方法与传统的模拟实现方法相比,镜频抑制比提高近１倍。结论 中频采样技术适合准连续波雷达体制。另外,利用通用ＤＳＰ作为处理机的硬件平台,用软件实现全部信号处理功能,从而简化系统结构,     

基于多DSP的雷达信号处理系统的设计

为了满足雷达数字信号处理对信号处理系统的速度、通用性和可扩展性的需求,设计一款高性能数字信号处理系统。文中首先介绍了测量雷达信号处理对系统实时性的需求,然后给出了基于ADSP21160的多处理器并行信号处理系统的设计与实现,重点介绍了该并行信号处理系统的结构与拓扑关系,最后给出了此信号处理系统的应用和工程实践。     

雷达视频信号模拟器的设计

论述了雷达视频信号模拟器的设计思想及用计算机模拟目标和杂波的方法。模拟器采用硬件结合的方法实现，对于点目标采用Ｓｗｅｒｌｉｎｇ模型，对于杂波模型注意考虑各杂波单元间的相关性，由微机计算出描述各种环境模型的数据并将该数据加载至硬件电路。在定量信号来到时，由数字信号处理芯片完成所需的实时运算，由信号产生电路产生包含目标和杂波的视频信号。     

基于相位测距原理的汽车防撞雷达

文章将相位测距法用于解决汽车安全领域里的物体距离测量,对基于相位测距原理的雷达进行了理论分析。在样机研制过程中,较好地解决了雷达波单边带连续波双频发射和接收问题。基于雷达数据处理的实时性,对雷达信号采用DSP进行采集并作FFT运算,由FFT结果获得信号的相位差和物体的运动速度。实验证明,该雷达理论是可行的,具有一定的实用性。     

基于StarFabric互联的并行雷达信号处理机

提出了一种基于StarFabric互联的并行雷达信号处理机构架,并对其进行了建模,分析了StarFabric网络传输性能,设计了其中的数字信号处理(DSP)模块和其它模块.DSP模块集成8片C64x DSP和2 GB的存储容量;其它模块仅仅功能电路部分不同,互联接口完全相同.所提出的并行处理构架及设计模块已经成功应用于某SAR干扰信号处理中.     

S波段船载测波雷达接收机设计及实现

在S波段船载测波雷达中,为实现对天线采集的回波信号能进行良好的信号处理,提出了一种适用于线性调频中断连续波(frequency modulated interrupted continuous wave,FMICW)的S波段船载测波雷达接收机的设计方案.此方案可分为模拟部分和数字部分,其模拟部分含有低噪高性能的射频前端模块;数字部分包括单端转差分转换器、模数转换(analog to digital converter,ADC)模块、数字下变频模块和数字信号处理(digital signal processor,DSP)模块,其中DSP实现了时序控制和信号处理的功能.最后在系统设计完成后对雷达接收机灵敏度、1 dB压缩点、线性动态范围和整机系统闭环的测试结果进行比较分析,验证了该雷达接收机设计方案的合理性,将雷达接收机接入雷达系统后可获取有效准确的雷达数据.