主从触发器的动作特点及波形分析

特性方程和电压波形图都是触发器重要的逻辑功能表示方法.文中结合具体实例,说明直接根据特性方程画主从触发器电压波形图时会遇到的问题,并结合其电路结构及动作特点给出了解释,指出了特性方程适用的条件,同时也总结出了主从触发器电压波形图的画法.这种提出问题、分析问题并解决问题的教学方法可以提高学生的学习兴趣并加深对内容的理解,提高教学质量.     

一种新型的抗单粒子翻转的D触发器

介绍了两种已有的主从型边沿D触发器,它们具有很强的抗单粒子翻转能力.在此基础上提出了一种新型的抗单粒子翻转的D触发器的结构.该结构综合了上述两种结构的优点,在抗辐射性能上得到了有效的改进,减少了面积.     

对主从JK触发器误翻转的研究

主从JK触发器,通常是正脉冲触发,在正脉冲的负跳变时刻,触发器翻转。这种触发器在时钟脉冲cp=1期间,即在时钟脉冲持续期内,要求输入端J和K的电平不能发生变化。若J和K电平因干扰或其他原因而发生了变化,则触发器的输出次态,在某些干扰态的情况下,会跟着发生变化,从而形成误翻转。并且一旦发生了误翻转,输出端J和K的电平无论再怎样改变,也不可能再翻传回来,这就使主从JK触发器的使用范围受到了一定的限     

555单稳态触发器的触发特性分析

为了研究单稳态触发器的触发特性, 分析了555单稳态触发器的触发特性, 研究了电路输出状态与外加触发信号的关系。发现输入触发信号为周期性脉冲信号时输出信号对输入信号的分频作用, 从而扩展了单稳态触发器的应用方向。Multisim仿真实验证明了所述观点正确性。     

关于不同结构双稳态触发器的逻辑符号的讨论

不同结构的双稳态触发器的动作特点不同，在逻辑符号上应区别开来。     

主从JK触发器的一次变化问题

着重对主从型JK触发器CP=1期间,输入信号有变化的情况进行了分析,得出一次变化问题产生的原因及后果.强调CP=1期间,输入端信号必须保持不变.     

SYBASE触发器的程序设计

在Ｃｌｉｅｎｔ／Ｓｅｒｖｅｒ体系结构中，把数据的完整性约束从应用程序中分离出来，由Ｓｅｒｖｅｒ集中实施完整性逻辑，从而简便了应用程序的开发和维护，具有高可靠性。文章阐述了触发器的基表，触发事件和触发器的动作设置，并用具体实例说明了触发器的设计过程。     

基于FPGA的全数字锁相环性能改进的设计

简单介绍了全数字锁相环(ADPLL)的工作原理,详细论述了一种可增大全数字锁相环同步范围的数控振荡器的设计方法,并给出了部分VHDL设计程序代码和仿真波形.在此数控振荡器的设计中引入了翻转触发器的概念,并通过改变翻转触发器的动作特点,使得数控振荡器的输出频率提高,以达到增大全数字锁相环同步范围的目的.     

利用SQL Server 2005触发器保证数据完整性之研究

触发器是SQLServer为执行业务逻辑规则和保持数据完整性而提供的一种机制,本文介绍了DML触发器和DDL触发器的工作原理、类型和触发机制,介绍了触发器在保持数据完整性中的具体应用。     

主从JK触发器微机模拟系统设计

用Ｃ语言设计了一个主从ＪＫ触发器的模拟系统，给定ＣＰ时钟脉冲，通过输入Ｊ、Ｋ波形、程序利用ＪＫ触发器的逻辑关系，绘出相应的输出波形，此模拟系统解决了触发器的动态演示问题。     

用Multisim软件分析触发器的状态变化过程

介绍了用Multisim仿真软件分析触发器状态变化过程的方法,即用Multisim仿真软件中的字组产生器产生触发器的时钟脉冲、数据输入、异步控制等多路信号,字组产生器的字组内容反映触发器状态变化特点及逻辑功能;用Multisim中逻辑分析仪多踪同步显示触发器的各种输入及状态输出波形,可直观描述触发器的状态变化过程。所述方法的创新点是解决了触发器的工作波形无法用电子实验仪器进行分析验证的问题。     

SET-MOS混合结构的触发器设计及应用

基于SET-MOS混合结构的或非门构建了基本RS触发器和主从式D触发器,对所设计的新型触发器电路进行了分析研究,并将其应用到寄存器和移位寄存器电路.利用SPICE对所设计的触发器电路进行仿真验证,仿真结果表明电路运行良好.该新型触发器电路与SET实现的电路相比,具有更高的驱动能力;与传统CMOS电路相比,电路的功耗仅为10-10 W的数量级.     

由与非门构成的主从JK触发器在CP边沿工作特性研究

由TTL与非门构成的主从JK触发器在CP下降沿会出现输出状态异变，本文对这一问题进行了研究。     

完善三值维持阻塞触发器

对三值维持阻塞D型和T型触发器的设计进行了改进，使它们具有完善的预置功能。     

关于主从型JK触发器的一次变化

本文从主从型JK触发器的结构出发,论述了该类型的触发器一次变化的特点,指出了采用主从连接的拓扑结构可以避免出现空翻现象,但是必须保持输入信号在脉冲持续期间状态不变,否则可能引起错误的输出,造成逻辑功能混乱。     

基于虚拟仿真技术的触发器工作过程分析

针对触发器工作特性的实验验证,提出了在计算机上应用Muhisim仿真软件仿真触发器工作波形的方法,即用Muhisim软件中的字信号发生器产生触发器的时钟脉冲、数据输入、异步控制等输入信号,用Multisim软件中的逻辑分析仪同步显示触发器的各种输入信号及状态输出信号的波形．特点是直观形象地描述了触发器的逻辑功能和状态变化特点、解决了触发器工作波形无法用电子实验仪器进行分析验证的问题．     

基于DYL电路的三值触发器设计

作者在前文[1—2]的基础上,进一步提出了用 DYL 与或—阀门电路实现主从式和边沿式以及电位式三值触发器的设计,为 DYL 电路在三值逻辑系统中的应用提供了完整的 DYL 系列 D、JKL、T 型三值触发器的设计方案。     

一种忆阻扫描触发器设计

基于惠普公司的忆阻器模型,提出一种可支持断电模式的选择扫描触发器电路.数据可以从主从触发器中被传输存储到忆阻器中,在触发器被断电期间,忆阻器一直保持该数据.当扫描触发器处于唤醒时刻,忆阻器所保持的数据可以被控制回传到主从触发器中.采用惠普公司提供的忆阻器模拟电路仿真模型进行仿真验证,仿真数据及波形表明,该电路可以满足集成电路的低功耗扫描测试需求.     

谈主从式J-K触发器与边沿式J-K触发器的区别

从概念到时序图等几个方面介绍了主从式J-K触发器与边沿式J-K触发器的主要区别,并分析了两者在何种特定的工作条件下,功能才会相同。