关节片上位置伺服系统控制器的实现

提出了一种关节片上位置伺服系统控制器的设计方案,并在一片可编程逻辑器件(FPGA)中得到了具体验证和实现.该方案利用FPGA的硬件逻辑单元实现了关节内部所有传感器信息的采集、M/T法测速、电机的脉宽调制和矢量控制,并在FPGA内嵌入了NIOS II软核处理器和控制器局域网CAN总线控制器,实现了关节空间的轨迹规划、位置控制以及与主控计算机的CAN总线通讯.通过SOPC Builder工具实现了硬件逻辑单元和软核控制器的集成.实验结果表明,设计的关节片上位置伺服系统可有效地提高关节控制器系统的集成度,从而减小了电路板的尺寸,增强了系统的抗干扰能力和关节控制性能.     

基于FPGA和SOPC的视频图像处理系统的研究

介绍基于EDA技术的数字视频图像系统的实现方案.本设计利用Altera公司最新的SoPC(可编程片上系统)解决方案--以Niosll 嵌入式软核处理器为核心,实现视频图像处理系统.文中介绍系统框图和部分仿真结果.用FPGA来实现视频图像处理,加快了数据的处理速度,提高了系统的实时性和可靠性,节约了硬件成本.     

基于NiosII的uClinux研究与应用

SOPC(可编程片上系统)是嵌入式系统设计新的发展方向,Linux以其开源、内核小巧而广为使用。论述在FPGA中嵌入NiosII软核(SoftIPCore)处理器,并移植uClinux,应用于数字微波传输系统中,实现传输网的设备监控与网络管理。     

高性能线性CCD开发平台的研制

文章研制了基于现场可编程门阵列(FPGA)的线性电荷耦合器件(CCD)开发平台。利用高性能CCD信号处理器调理CCD的输出信号简化电路设计,使用ALTERA的CPU软核处理器(NiosⅡ)作为微控制器实现逻辑控制,并用硬件描述语言编程实现驱动电路的设计,整个平台还配有Camera Link接口、串口、USB及网口与外围设备通讯。利用此平台可以进行实时工业检测,也可以用于科学研究分析数据。     

基于NIOS的SCSI应用系统设计

介绍一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案,其应用系统控制核心选用了基于NIOS软核的微处理器,将SCSI控制单元的外部主机处器,DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现,在能充分利用逻辑器件资源的同时,使得设计更紧凑、灵活、高速和可靠。     

基RFID技术和NiosⅡ的无线物资识别终端设计

本文简要介绍利用Altera公司CycloneⅡ 2C35FPGA芯片,采用SOPC(片上可编程系统)技术将NiosⅡ软核处理器、存储器、功能接口和扩展I/O口等集成在一块FPGA芯片上,并移植μCLinux嵌入式操作系统实现无线物资识别终端的设计。同时利用RFID技术,实现对物资的库存情况进行准确的识别、记录、统计,不仅节省了人力,也提高了工作效率。     

基于NiosⅡ软核的LCD控制器的设计

可编程片上系统SOPC是Altera公司提出的一种灵活、高效的片上系统解决方案。由于液晶显示器在便携式仪器仪表中的应用日益广泛,着重介绍一种以嵌入了NiosⅡ软核处理器的可编程逻辑芯片FPGA为控制器,以KS 0108-LCD为主要外设,利用SOPC技术实现的液晶显示控制系统的软硬件设计方法,给出了部分程序代码。系统具有设计方法灵活高效、可移植性强、便于扩展等优势。     

基于SOPC的可穿戴机多处理器设计

介绍了采用SOPC技术来设计一个共享资源的可穿戴计算机三处理器系统,主处理器主要负责操作系统和应用软件的运行,网络处理器主要负责进行报文处理,DSP处理器主要负责对视频图像数据进行处理.阐述了基于Nios II 和FPGA 的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术.介绍了网络处理器Nios II的结构特点和自定义指令以及基于Nios II软核处理器的网络处理器转发软件的设计方法和基于视频图像处理的DSP处理器的设计方法.经验证,采用此技术设计的三处理器系统很好地适应了可穿戴计算机微小型化和低功耗的设计要求.     

基于NiosII的电子收费专用芯片验证与测试平台设计

通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本.     

基于NiosⅡ软核处理器的通信信号源SOPC设计

介绍了SOPC及NiosII嵌入式软核处理器的概念和优势。详细论述了SOPC系统的架构、设计框图以及全数字信号发生器和调制器的原理和结构。给出了一个基于NiosII嵌入式软核处理器和大量自定义IPcore的多功能全数字通信信号源的SOPC设计实例,并给出了详细的测试结果。     

基于FPGA的视频编解码系统设计

结合Altera公司Cyclone Ⅱ器件中Nios Ⅱ嵌入式CPU内核开发板,进行视频编码、解码的硬、软件设计,制作成实物模块.讨论了视频编码、解码原理,对FPGA、CPLD逻辑器件进行深入学习和研究,设计了一套视频编码解码简易系统.     

基于现场可编程逻辑阵列的8051单片机IP核的应用

分析研究8051系列单片机内部各模块结构以及各部分的连接关系,对8051单片机系统信号进行了描述,设计了IP核层次结构,实现了在FPGA芯片上8051单片机IP核的功能,并且进行了对键盘的监测扫描、键盘确认、按键识别等应用.     

基于FPGA的液晶驱动智能片上系统设计

基于FPGA的液晶驱动智能片上系统的设计方法.SOPC系统以FPGA为核心控制器,在Altera公司CycloneⅢ系列芯片EP3C25F324C8Z上,以SOPC Builder为设计环境,搭建了NiosⅡ嵌入式处理器及相应的外围驱动电路;利用FPGA丰富的逻辑资源及结合按各个功能分块的模块化设计思想,设计了SDRAM模块、FLASH模块、VGA模块、PLL模块等IP软核,并将多个模块组建到一片FPGA芯片上,实现了640×480液晶显示驱动控制.经过调试验证了基于FPGA硬件设计的正确性、可行性.     

基于FPGA的计算机硬件核心课程系列实验探讨

在已经具备设计与实现基于FPGA的CPU的技术条件和教学改革的背景下,分析和总结了硬件核心课程”数字逻辑”“计算机组成原理”和“计算机系统结构”原有实验存在的问题。为了培养学生的计算机硬件系统设计能力,构建了基于FPGA的硬件核心课程实验平台,给出了一种层次化和系列化的硬件核心课程实验方案,来有效地支撑相关课程间的衔接和贯通教学。     

基于ARM和FPGA的软体机器人的CAN总线运动控制器的设计

针对在软体机器人控制时,多电机协同控制过程中难度大、通用性差、协同性差等缺点,设计了基于ARM[adanced RISC(reduced instruction set computing) machines]和FPGA(field-programmable gate array)的软体机器人的控制器局域网络(controller area network,CAN)总线运动控制器,采用ARMCortex-M4为内核的STM32F407开发板和AX7102 FPGA开发板设计一种基于CAN总线的软体机器人运动控制器,主要包括该系统的体系架构、硬件设计和软件设计等。该控制器利用STM32作为控制核心和FPGA的高速处理能力来实现控制算法的运算,并用CAN总线技术来实现与上位机通信。经过试验操作,该控制器可以满足预定要求。     

用CPU实现现场可编程门阵列在线配置技术

PLD器件具有高集成度、高速、高可靠性、在系统编程(或重构)、在系统升级等特点，在电子系统设计中被广泛应用，介绍了Altera公司基于SRAM LUT结构的FPGA器件的PS配置原理，提出了用AT89C51CPU实现FLEX10K系列器件的PS在线配置方法和PC机与AT89C51CPU串行通信方式实现在线升级的方法，采用这种技术不仅改善了系统的工作性能，而且极大地提高了系统硬件功能的灵活性。     

基于SOPC技术的多通道LED灰度控制模块硬件设计

LED灯控系统通常被要求能输出多路灰度控制信号,PWM是实现灰度控制的流行方式,基于SOPC技术的软核设计方案可以方便快捷地实现多通道PWM信号输出模块,且只用一块FPGA芯片.其过程是:首先利用厂商提供的免费PWM设计文件,生成多路PWM片内外设组件,其次以Avalon总线规范将其和Nios Ⅱ处理器软核及其他组件一起植入Nios Ⅱ系统,配置生成硬件系统的原理图模块,该模块可被添加到一个顶层模块,通过编译最终生成可下载到FPGA的配置文件.这种方案不仅硬件配置灵活、实现了单片多通道PWM,而且模块外设数量大为精减,集成度很高,鲁棒性好.     

Nios 3.0 CPU体系结构

Altera的Nios嵌入式处理器是一个通用的RISC(精简指令集)处理器，在Altera的FPGA中以软核的形式实现。Nios处理器以其低成本，设计灵活等特点，在嵌入式领域得到广泛的应用。针对目前越来越多的利用Nios进行嵌入式系统的应用开发，文中介绍了Nios3．0CPU的体系结构以及与之相关的开发技术。     

一种可编程安全处理器体系结构的研究与实现

提出了一种可编程安全处理器PSP(Programm ab le Security Processor)的体系结构,该体系结构由SPARC V8处理器内核、AHB片上总线及密码算法模块等部分构成,密码算法模块通过AHB总线与处理器内核进行高速交互.FPGA原型实现表明,该安全处理器能通过SPARC指令编程进行灵活控制,密码算法模块可以按需配置,能够满足嵌入式计算中对安全性和灵活性的需要.     

基于ARM内核的网络收音机的设计与实现

文中在简介了ARM内核的特点和EP7312CPU的资源情况后，介绍了基于目前最常用的IP内核ARM内核的．网络收音机的功能设计及其基本设计思想，以及网络收音机的软硬件设计方案，尤其对网络收音机的软件设计进行了详细的介绍，这是网络收音机最关键的部分．论文对基于ARM的嵌入式系统设计有较大的参考价值．