单电子晶体管(SET)及其应用

当电子器件的尺寸接近纳米尺度时，量子效应对器件工作的影响变得格外重要，就需要采用具有新机理的晶体管结构，单电子晶体管（SET）就是其中一个典型的结构，文中对比传统晶体管（MOSFET）的工作原理，分析了单电子晶体管SET的工作机理，简要概述了SET的一些应用。     

硅单电子晶体管制备及特性

采用电子束光刻技术和反应离子刻蚀等工艺，在P型SIMOX硅片上成功地制备了一种单电子晶体管。提供了一种制备量子线和量子点的工艺方法，在器件的电流，电压特性上可观测到明显的库仑阻塞效应和单子隧穿效应，该器件的工作温度可达到77K。     

MOS反型层和多晶硅栅量子效应的解析模型

在超深亚微米MOS器件中,量子效应对器件特性的影响很大.根据改进后的三角势场近似和曲线拟合,同时对MOS器件反型层和多晶硅栅中电子的量子效应进行了建模,得到了一个基于物理的解析模型,利用该模型计算MOS器件的阈值电压,与数值模拟的结果比较表明,模型的精度令人满意.     

纳米双栅MOSFETs的量子格林函数模拟

采用一种量子动力学模型研究纳米MOSFET(场效应管)电流特性.该模型基于二维NEGF(非平衡格林函数)方程和Poisson方程自洽全量子数值解.使用该方法研究了纳米双栅MOSFET结构尺寸对电流特性的影响.模拟结果显示:越细长的沟道,器件的短沟效应越弱,器件的亚阈值斜率随栅氧化层增厚而加大.另外,通过分析器件不同区域的散射自能效应,得出减缓纳米双栅MOSFET电流性能下降的途径.所用模型具有概念清晰,求解稳定等特点.作为多体量子模型,本方法可应用于一维量子线及量子点阵列所构成的纳米器件,并有望在纳米MOSFET器件设计中得以应用.     

0.5μm栅长HfO_2栅介质的GaN金属氧化物半导体高电子迁移率晶体管

为了抑制GaN高电子迁移率晶体管(HEMT)的栅极漏电,提出了一种0.5μm栅长的GaN金属氧化物半导体(MOS)高电子迁移率晶体管结构。该结构采用势垒层部分挖槽,并用高介电常数绝缘栅介质的金属氧化物半导体栅结构替代传统GaN HEMT中的肖特基栅。基于此结构制备出一种GaN MOSHEMT器件,势垒层总厚度为20nm,挖槽深度为15nm,栅介质采用高介电常数的HfO_2,器件栅长为0.5μm。对器件电流电压特性和射频特性的测试结果表明:所制备的GaN MOSHEMT器件最大电流线密度达到0.9 A/mm,开态源漏击穿电压达到75 V;与GaN HEMT器件相比,其栅极电流被大大压制,正向栅压摆幅可提高10倍以上,并达到与同栅长GaN HEMT相当的射频特性。     

包含Kink效应的改进型GaN HEMTs模型

提出了一种GaN高电子迁移率晶体管（HEMTs）建模方法.该模型以ADS（advanced design system）中的符号定义器件SDD（symbolically defined device）为基础,结合宽带S-参数与脉冲直流测试数据,对GaN器件进行精确建模.本文所用晶体管为双指AlGaN/GaN HEMT器件,其栅长为90 nm,单指栅宽为40 μm.数据测试采用在片测试方法,在常规S参数测试和直流测试基础上,增加了脉冲直流测试,并针对测试数据体现的Kink效应和阈值电压漂移现象进行建模.研究结果表明,该模型可以准确拟合器件0~110 GHz S参数及直流特性,谐波平衡仿真显示该模型具有良好的收敛特性,可用于GaN HEMTs器件电路仿真.      

耦合电子波导的含时间描述

采用含时间的耦合双量子阱模型对一种新型最五器件－耦合电子波导进行了物理描述，简便地证明了该器件的主要功能－转移效应，并得到了与其他理论相一致的转移长度公式，这种含时间的描述将有助于对器件的瞬态性质作进一步的研究。     

GaN基场效应器件Monte Carlo模拟

基于AlGaN/GaN异质结的高电子迁移率晶体管(HEMT)在高温、高功率微波器件方面有极其重要的应用前景.文章用自洽-耦合蒙特卡罗(Monte Carlo)方法对AlGaN/GaN异质结构场效应晶体管作了模拟,给出了器件直流特性的Monte Carlo模拟结果,包括器件的粒子分布及器件的等势线分布,最后给出器件在不同栅电压下的直流输出特性.文章的模拟结果对研究GaN基场效应器件有指导意义.     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了对纳米尺度器件中量子力学效应对传输特性及动态特性的影响进行研究,该文在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了研究纳米尺度器件中量子力学效应对传输特性及动态特性的影响,在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极-源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示:非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

单电子晶体管/场效应管混合存储单元数值分析

基于背景电荷不敏感单电子晶体管／场效应晶体管混合存储单元利用单电子晶体管源漏电流随栅电压周期振荡的牲工作,以半经典的单电子正统理论为基础,采用计算机数值模拟的方法,分析了背景电荷不敏感单电子晶体管／常规场效应晶体管混合存储单元的工作原理和基本特性,提出了存储单元中分别以三结电容耦合单电子晶体管和电子旋转栅替代双结单电子晶体管的新结构,其主要思想是通过增加单电子器件中的串联随道结数来抑制各种噪声。模     

Top-gated graphene field-effect transistors on SiC substrates

We report on a demonstration of top-gated graphene field-effect transistors(FETs) fabricated on epitaxial SiC substrate.Composite stacks,benzocyclobutene and atomic layer deposition Al2O3,are used as the gate dielectrics to maintain intrinsic carrier mobility of graphene.All graphene FETs exhibit n-type transistor characteristics and the drain current is nearly linear dependence on gate and drain voltages.Despite a low field-effect mobility of 40 cm2/(V s),a maximum cutoff frequency of 4.6 GHz and a maximum oscillation frequency of 1.5 GHz were obtained for the graphene devices with a gate length of 1 μm.     

A III-V nanowire channel on silicon for high-performance vertical transistors

Silicon transistors are expected to have new gate architectures, channel materials and switching mechanisms in ten years' time. The trend in transistor scaling has already led to a change in gate structure from two dimensions to three, used in fin field-effect transistors, to avoid problems inherent in miniaturization such as high off-state leakage current and the short-channel effect. At present, planar and fin architectures using III-V materials, specifically InGaAs, are being explored as alternative fast channels on silicon because of their high electron mobility and high-quality interface with gate dielectrics. The idea of surrounding-gate transistors, in which the gate is wrapped around a nanowire channel to provide the best possible electrostatic gate control, using InGaAs channels on silicon, however, has been less well investigated because of difficulties in integrating free-standing InGaAs nanostructures on silicon. Here we report the position-controlled growth of vertical InGaAs nanowires on silicon without any buffering technique and demonstrate surrounding-gate transistors using InGaAs nanowires and InGaAs/InP/InAlAs/InGaAs core-multishell nanowires as channels. Surrounding-gate transistors using core-multishell nanowire channels with a six-sided, high-electron-mobility transistor structure greatly enhance the on-state current and transconductance while keeping good gate controllability. These devices provide a route to making vertically oriented transistors for the next generation of field-effect transistors and may be useful as building blocks for wireless networks on silicon platforms.     

GaN基高电子迁移率晶体管器件的可靠性及退化机制研究进展

GaN基高电子迁移率晶体管（high electron mobility transistor,HEMT）器件在航天、通讯、雷达、电动汽车等领域具有广泛的应用,近年来成为电力电子器件的研究热点。在实际应用中,GaN基HEMT器件随着使用时间的延长会发生退化甚至失效的情况,器件的可靠性问题仍是进一步提高HEMT器件应用的绊脚石。因此,研究器件的可靠性及退化机制对于进一步优化器件性能具有极其重要的意义。将从影响器件可靠性的几个关键因素如高电场应力、高温存储、高温电场和重离子辐照等进行阐述,主要对近几年文献里报道的几种失效机制及相应的失效现象进行了综述和总结,最后讨论了进一步优化器件可靠性的措施,对进一步提高HEMT器件的应用起促进作用。     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

低噪声四管像素CMOS图像传感器设计与实现

基于SMIC 0.18gm工艺设计了一种低噪声的四管像素结构。通过在像素内增加传输管和存储节点实现了相关双采样,可同时消除固定模式噪声和随机噪声;采用Pinned光电二极管技术大幅降低了表面暗电流。所设计像素尺寸为3.6μm×3.6μm,并将其应用于一款648×488像素阵列CMOS图像传感器,经流片测试,图像传感器信噪比可达42dB,在25℃下表面暗电流为25mV／s（转换成电压表示的）。所设计的四管Pinned光电二极管像素结构相对于传统三管像素结构,具有较低的噪声和暗电流。     

影响HEMT高频特性的因素分析

在已建立模型的基础上,分析了ＡｌＧａＡｓ／ＧａＡｓＨＥＭＴ的几个重要参数（栅长、栅宽、掺杂ＡｌＧａＡｓ的厚度、未掺杂ＡｌＧａＡｓ层的厚度、ＡｌＧａＡｓ层掺杂浓度、栅压、漏压）对其高频特性的影响。     

槽栅结构SiC材料IGBT的仿真及优化分析

运用半导体物理理论和功率器件模拟软件（SILVACO-TCAD）,研究了新型宽禁带材料SiC槽栅结构IGBT功率半导体器件的电学特性,模拟了不同厚度和掺杂浓度漂移层和缓冲层的IGBT器件的阈值电压、开关特性和导通特性曲线,并分析了漂移层和缓冲层厚度及掺杂浓度对电学特性的影响。结果表明,当SiC-IGBT功率器件漂移层和缓冲层厚度分别为65 μm和2.5 μm,掺杂浓度分别为1×10¹⁵和5×10¹⁵cm^-3时,得到击穿电压为3400 V,阈值电压为8 V。     

激光诱导黄铜中Zn等离子体光谱的时间演化特性

在常温常压下, 利用自建的激光诱导击穿光谱（LIBS）实验装置获得纳秒激光诱导黄铜等离子体光谱, 研究发射光谱中Zn等离子体光谱在增强型光电耦合器件（ICCD）门延迟为150~3 000 ns时的演化规律, 并利用Stark展宽系数及能级跃迁参数计算等离子体的电子温度和电子密度随ICCD门延迟的演化规律. 实验结果表明: 当ICCD门延迟为150~500 ns时, 初始阶段光谱呈较强的连续谱, 随着ICCD门延迟的增大, 在连续谱上逐渐凸显Zn原子的线状特征谱线, 特征谱线强度在ICCD门延迟为500 ns时达最大; 继续增大ICCD门延迟, 谱线强度逐渐减小, 当ICCD门延迟为3 000 ns时, 等离子体的特征谱线信号基本消失; 谱线强度和电子温度随ICCD门延迟的变化一致, 电子密度和ZnⅠ(481.0 nm)谱线的半高宽随ICCD的变化接近指数拟合.