基于VHDL的全数字分数分频器设计

介绍了全数字化的分数分频器的两种设计方法,分析了它们的特点,然后采用VHDL硬件描述语言设计了全数字化的分数分频器,并且给出了设计任意分数分频器的方法。     

半整数分频器的VHDL设计

介绍了VHDL语言的产生、特点和程序设计的基本语法结构 ,并以分频比为 2 .5的半整数分频器的设计为例 ,介绍了在MAX +plusⅡ 10 .0开发软件下 ,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法     

基于CPLD和VHDL的现代数字系统设计

介绍了以CPLD／FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。     

用VHDL实现的8251

8251是广泛使用的串行数据通讯电路。本设计包含8251发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现8251。     

超高速集成电路硬件描述语言VHDL

1引言 1980年3月,美国国防部实施了旨在提高高速集成电路技术领域尤其是国防系统的技术水平的“VHSIC计划”。计划初期就已明确提出需要一种用以交流设计数据的硬件描述语言。1981年夏,国防分析协会组织了一个专门小组来定义这种标准语言的需求。国防部以该小组的最终报告为基础定义了VHSIC硬件描述语言即VHDL的需求集合,提出了实现VHDL及其支持环境的二阶段方案,并由TI、IBM、Intermetrics三家     

基于VHDL与CPLD器件的FIR数字滤波器的设计

数字滤波器是数字系统常用的组件，利用ALTERA公司的复杂可编程逻辑器件(CPLD)快速卷积法实现数字滤波器的设计，是目前数字滤波器实现的最好的方法之一。     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

IIR数字滤波器的VHDL设计与仿真

VHDL语言是EDA设计中常用的一种IEEE标准语言,具有覆盖面广、描述能力强、可读性好、支持大规模设计及逻辑单元利用等优点,因此受到越来越多的电子工程师的青睐。数字信号处理在科学和工程技术许多领域中得到广泛的应用,本文采用一种基于FPGA的数字滤波器的设计方案,首先分析了数字滤波器的原理及设计方法,然后通过MAX+PLUSⅡ的设计平台,分别对各模块采用VHDL语言进行描述,并进行了仿真和综合。仿真结果表明,本文所设计的数字滤波器运算速度较快,系数改变灵活,有较高的参考价值。     

基于VHDL的数字电压表设计及实现

通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。     

用VHDL语言在CPLD/FPGA上实现浮点运算

介绍了用VHDL语言在硬件芯片上实现浮点加／减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以Maxplus Ⅱ为软件工具,实现了6点实序列浮点加／减法运算和浮点乘法运算。     

VHDL设计中电路简化问题的探讨

从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方法。     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

基于VHDL的汽车尾灯控制电路的设计

为了实现基于VHDL的汽车尾灯电路,采用Quartus II开发平台进行逻辑综合和时序仿真,并下载到EP1K300C208芯片上进行验证,获得了预期的结果。实验结果表明,该系统没有传统设计中的接线问题,硬件功能可以像软件一样通过编程来修改,可靠性高、体积小,极大地提高了电子系统设计的灵活性和通用性。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

基于VHDL语言的数字电路设计

简要介绍了硬件描述语言VHDL语言的基本结构 ,并将应用VHDL语言的软件设计方法和传统的数字电路硬件设计方法相对照 ,阐述了其在数字电路设计上的应用