基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

智能高速频率计设计

论述了一种频率测量范围为1 Hz4 GHz高分辨率频率计的设计方法.智能高速频率计数器分成两个通道,利用ECL逻辑电平高速芯片和CPLD共同完成对高频信号的整形和计数,采用单片机进行智能控制和显示,具有多时基档位转换、频率测量、周期测量、自动校准、外部计数等多种功能.     

基于EPM240和MSP430的等精度频率计

为提高信号频率的测量精度,设计了基于EPM240和MSP430的等精度频率计,包括恒温晶振、等精度计数单元和频率计算显示单元。该等精度频率计以CPLD（Complex Programmable Logic Device)芯片EPM240T100C5和单片机MSP430F149为核心,YM1602为液晶显示模块,单片机启动CPLD完成等精度计数后读取计数值进行频率计算并显示。理论计算及实际测试结果表明,该频率计的量程为0.5 Hz～10 MHz,全程测量相对误差小于2×10^-8,满足项目中的测频要求。     

基于单片机控制多功能频率计的CPLD实现

介绍了利用ALTERA公司MAX7000系列CPLD芯片实现单片机控制的多功能等精度频率计，CPLD芯片逻辑采用VHDL语言设计，给出了系统的功能、结构和设计方法。     

基于Verilog的量程自转换数字频率计

本文运用Verilog语言,采用自顶向下的电子系统设计方法,在QuartusⅡ5.0软件环境下,将设计的数字频率计分为5个功能模块分别是分频模块、控制模块、计数模块、锁存模块和显示模块,然后将这五个模块一起生成最终的顶层文件,利用CPLD器件实现了量程自转换,测量精度较高,可以正确显示的数字频率计的设计。     

数字式频率相位差测量仪的设计

以单片机为控制核心，用可编程逻辑控制芯片CPLD，产生双32位的计数器和相位差检测器，进行等精度的频率、相位差测量．计数器的计数时间宽度和显示方式由键盘设定．单片机读入计数值，进行浮点运算，测量结果显示于液晶屏上。     

基于VHDL的数字频率计的设计

本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

基于CPLD与单片机的激光脉冲控制卡设计

为实现激光微加工领域中单个激光脉冲在规定位置的精确输出,以CPLD(复杂可编程逻辑器件)和单片机为核心部件,研制出一种激光脉冲控制卡.CPLD用于实现单片机与上位工控机的高速并行通信,接收外部运动系统产生的脉冲信号,并对其进行4倍频处理;单片机对CPLD预处理后的脉冲信号进行计数、分频处理,并最终输出一定频率、脉宽可调的控制信号给激光调Q驱动器,利用声光调Q技术实现单个激光脉冲规律性的输出.结果表明:本板卡集成了CPLD和单片机各自优点,减少了外部电路模块,降低制作成本,提高了系统的稳定性.通过激光脉冲控制卡对外部运动系统及单个激光脉冲输出的协调联动控制,成功实现单个激光脉冲在规定位置的精确输出,保证了激光微加工的高质量和效率.     

基于CPLD的数字存储示波器的设计

本文主要介绍一种以可编程逻辑器件为主要控制核心,利用单片机实现控制显示和输入的数字存储示波器。系统中,根据模数转换器特征在CPLD内设计了高速信号采集模块和数据缓存功能的接口单元。利用单片机简单易行的处理能力实现了液晶显示屏(LCD)显示控制和键盘的输入控制。CPLD和单片机的结合,使得该系统利用CPLD快速采集输入信号并利用单片机控制慢速的LCD显示。     

基于等精度测量原理频率计的设计与实现

以单片机为核心控制器件,采用等精度同步测量技术,设计了具有量程自动切换功能的频率计.在阐述系统工作原理和构成的基础上,对系统的测量误差进行了分析.实际测量结果表明:该频率计可以实现对频率范围0.1 Hz～30 MHz的信号进行频率测量,测量精度在0.01％以内,且不随被测信号频率的变化而变化.     

基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．     

公交计数系统设计与实现

提出了采用单片机、CPLD和光电传感器来实现公交计数的设计思想，并给出了系统的软件和硬件的实现方案．在系统中采用多个传感器来完成对整个人的判断，从而提高计数精度，CPLD完成传感器信号的处理，AT89C51完成对整个系统的控制．     

基于VHDL的三维位移测控系统设计

为解决以单片机为控制核心的测量系统可靠性低速度不高的问题 ,阐述了利用可编程逻辑器件CPLD作为控制处理器件的三维位移测控系统的设计思想 ,以及基于VHDL硬件描述语言开发该CPLD器件的设计流程和方法 .     

EDA在数字频率计中计数模块里的应用

计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.     

基于单片机多路等精度频率计设计

设计了一种以AT89C51单片机为核心的多路等精度频率计.介绍了多路等精度频率计的频率测量方法,针对多路频率测量需要,通过对不同频率段信号进行分频处理,结合使用AT89C51单片机内计数器,实现了多路频率等精度测量.采用模块化设计思想,硬件电路包括信号选择电路、整形电路、分频电路及显示电路;软件包括频率测量模块及显示模块.     

等精度频率计的研究与设计

采用等精度频率测量方法具有测量精度保持恒定,不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况,FPGA/CPLD开发的涵义、优缺点,VHDL语言的历史及其优点,概述了EDA软件平台QUAR TUSⅡ;然后介绍了频率测量的一般原理,利用等精度测量原理,通过FPGA运用VHDL编程,利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计,该频率计的测量范围为0-100MHZ。利用QUAR TUSⅡ集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。     

等精度数字频率计几种设计方案的实验研究

研究了采用不同器件、不同设计方法实现等精度频率计的5种设计方案。依据等精度频率测量原理,分别针对51单片机、C8051F单片机、FPGA与单片机、FPGA及SOPC几种系统的等精度频率计设计方法、特点进行了详细的分析和实验教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路,使等精度数字频率计设计的实验教学实施具有启发性、开放性、探索性等特点。     

CPLD控制液晶显示实验研究

通过CPLD控制液晶显示，主要包括利用Protel设计系统电路、Visual C^＋＋编写控制液晶显示的界面、串口通信和利用VHDL语言编写控制液晶显示等．文章介绍了系统电路的设计过程，如何实现串口通信、单片机和CPLD之间的数据传输，介绍了液晶模块特点和CPLD实现液晶显示过程，最终实现用计算机通过串行口控制点阵式液晶显示器显示．     

数字频率计在综合设计实验教学中的多方案实现

课程通过数字频率计多种方案设计,采用CPLD/FPGA、单片机结合模拟、数字电路多系统综合思考,拓宽学生设计思路,提高系统设计能力及其综合素质和创新能力。     

基于CPLD与单片机的等精度频率测量

应用CPLD技术,已经成为当今实现电子系统集成化的重要手段。本文介绍了基于CPLD技术与单片机的等精度频率测量的硬件实现方案,实现了一种精度高和范围广的频率测量电路。