任意进制移位计数器研究与实现

针对移位计数器能否实现任意进制问题 ,探讨任意进制移位计数器实现的可行性 ,并根据反馈信号与电路状态转换间特定关系 ,总结了任意进制移位计数器反馈序列构成规律 ,提出了任意进制移位计数器反馈序列算法及求解反馈函数方法 ,系统地介绍了任意进制移位计数器的设计思路     

基于逻辑函数修改技术的N进制同步计数器设计

为简化自启动任意进制同步计数器的设计过程,探讨了用逻辑函数修改技术设计基于JK 触发器的能自启动的任意进制同步计数器的设计方法。即在由JK触发器构成的同步
二进制计数器的基础上,通过修改部分触发器的激励函数方程改变计数器状态转换的顺序实现N进制计数。给出了触发器激励函数修改的原则和修改函数的确定方法,并分析了N进制计数器的自启动功能。该方法具有方便、快捷的特点和较强的实用意义。     

Multisim软件在任意N进制计数器设计中的应用

为了系统地介绍计数器的设计方法,借助Multisim软件平台,采用置零法和置数法,以7进制和24进制计数器的设计为例,详细讨论了任意N进制计数器的设计方法和具体设计步骤,以及设计过程中的常见故障及其产生原因和解决方案.     

集成计数器异步级联电路仿真问题研究

在设计任意进制计数器时,若需设计的进制数N大于集成计数芯片最大计数进制M,则需要采用多个芯片通过同步级联或异步级联方法来实现.以异步级联方法设计的任意进制计数器,在进行软件仿真时,由于软件漏洞,计数器并不是从00开始计数,而是从10开始.以此为契机,通过引导学生结合所学知识在设计电路中加入消1功能来解决该问题,达到锻炼...     

利用中规模集成计数器设计任意进制计数器的几种方法

本文阐述了用ＭＳＩ计数器设计任意进制同步加法计数器的几种方法．     

基于MSI的非自然顺序循环的任意进制计数器的设计

探讨利用中规模计数器芯片设计按非自然顺序循环的任意进制计数器方法，该方法在特殊循环计数器设计的应用中，有着广泛的应用。     

举一反三 跳出题海——应用集成计数器构成任意计数器

通过示例分析,有效解决任意进制计数器的设计。     

计数器设计及应用

本文介绍了由触发器设计异步二进制计数器的工作原理,并探讨利用中规模集成计数器构成任意进制计数器的方法.     

由T触发器构成的计数器自启动设计

总结了二进制计数器的设计方法,提出一种T触发器构成的任意进制计数器的自启动设计方法,表明推广这种设计方法具有设计快捷、方便无挂起现象的优点.     

任意进制同步计数器的优化设计

在同步计数器的一般设计方法和同步二进制计数器的连接规律的基础上,提出更简捷、迅速、方便的利用修改法优化设计任意进制同步计数器,并做了举例说明.     

GAL十进制可逆计数器的设计

介绍用通用阵列逻辑器件GAL设计十进制可逆计数器的方法。通过计算机煽程器对GAL煽程。实现设计目的。整个设计电路简单。工作稳定可靠。煽程灵活方便。     

用8254计数器/定时器接口芯片测量直流电机转数

详细介绍了计算机如何通过8254计数器/定时器接口芯片测量直流电机转数,包括使用设备、电路设计及编程。     

基于AT89C51红外计数器的设计

讨论了使用AT89C51单片机实现红外计数的硬件和软件设计问题,分析了用软件实现调制载波脉冲的编程方法。     

用ispLSI实现一个四位二进制计数器

ｉｓｐＬＳＩ是Ｌａｔｔｉｃｅ公司生产的一种ＰＬＤ器件，它的优点是不需要编辑器可以直接在系统上编程。本文对ｉｓｐＬＳＩ的开发系统ＰＤＳ的ｉｓｐＬＳＩ器件内部结构进行了分析，说明如何使用ＰＤＳ软件来设计器件，并用ｉｓｐＬＳＩ实现一个四位二进制的计数器。     

智能通道计数器的设计与研究

本文研究的是一种智能通道计数器,它不但可以计数,还可以识别通道物体的通过方向。主要用来保证危险场所人员安全,具有重要的实际意义。它是通过光电传感器来采集信息再由PLC控制系统来实现控制的。其工作可靠,结构简单、造价低,有很好的开发前景和运用价值。是PLC在控制方面,软件编程的又一次灵活的实际应用,具有突破性、开发性和实用性。     

基于工业现场PLC控制系统的抗干扰设计

通过对工业现场可编程控制系统的主要干扰来源和成因进行分析,从电源的优化、电缆选择和敷设、I／O信号的防错等硬件电路设计和定时器控制采样、计数器过滤输入“抖动”、设置“看门狗”监控程序等软件编程技术提出了提高可编程控制系统抗干扰能力的方法和措施．实践证明,抗干扰效果显著．     

基于VHDL和FPGA的自适应数字频率计的研究与设计

基于测频原理及FPGA的设计思想,论述了利用VHDL硬件描述语言设计自适应数字频率计的新方法.此设计自顶而下,采用模块化单元构建系统.通过软件智能设计,突破了以往改变闸门时间的方法,使自动换档的实现更加简单可靠.在具体实现上,使用开发工具ISE6.1进行软件开发,Modelsim进行仿真,并将程序下载到作为自适应数字频率计核心电路的FPGA芯片中.与传统方法比,具有外围电路简单,设计周期短,易于修改等优点.     

100MHz数字频率计的设计

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成。选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域。