Verilog HDL语言的AES密码算法FPGA优化实现

AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。     

基于FPGA并行分布式算法的FIR滤波器的实现

采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述.该设计方案在MAX PlusⅡ上进行了实验仿真和时序分析.结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求.另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨.     

32位并行数据的CRC-16编码器的FPGA实现

在数据通信中,提高数据在通信中的可靠性,以及快速的数据处理能力一直是人们所追求的,循环冗余校验CRC就是一种广泛采用的差错控制方法,也是一种最常用的信道编码方法。在介绍CRC码原理之后,以经典的LFSR电路为基础,推导出产生32位并行数据的CRC-16编码表达式,用EDA工具设计出CRC-16编码模块,并对其进行综合仿真,验证其可行性。     

实验用FPGA运动控制原型系统的设计与实现

根据当前FPGA市场快速繁荣发展及其工业应用迅速普及的需求,设计了一种实验用基于FPGA的三轴运动控制原型系统。该系统采用Altera的cyclone IVE系列芯片,使用Verilog HDL语言,在DE2—115FPGA开发板上实现电机起停控制、电机正反转控制、调速控制、PWM产生、LCD显示等模块的功能,有助于学生掌握FPGA的设计与开发,并可作为运动控制实验课程的参考。     

正弦内插算法的FPGA实现

在设计实现数字存储示波器的过程当中,数字内插技术已经成为必须要掌握的重要技术之一.根据示波器的性能指标有效存储带宽,设计了一种基于正弦内插算法的数字内插方法.该数字内插方法中所有模块均利用Verilog语言在Altera的FPGA芯片EP3C25E144C8上得到了实现和验证.该正弦内插算法中增采样的实现不同于传统方法中的补零法,而是采用数据保持的方法.介绍了正弦内插算法的详细推导、插值核的优化方法以及FPGA的具体实现,最后给出了整个设计分别在Matlab和ModelSim-Altera 6.6d下的仿真结果.     

CRC-32的算法研究与程序实现

循环冗余校脸CRC（Cyclic Redundancy Check）是一种编码简单,且高效、可靠的差错控制方法,广泛应用于工业测控及数据通信领城。首先分析了CRC的校验原理、冗余位的产生方法、性能分析。然后以CRC-32为例,给出了软件实现算法的C语言代码。     

基于FPGA的循环冗余校验模块的设计

通信的目的就是要将发送端的信息及时准确地送往接收端,因此要求通信系统传输的消息必须可靠。为了解决可靠性问题,通信系统必须进行差错控制。本文详细阐述了一种差错控制方法——循环冗余校验码的编码和错误检测原理,给出了基于FPGA的冗余校验码生成模块与接收模块的设计方法。     

基于FPGA的图像采集系统设计与实现

图像采集是数字化图像处理的第一步,开发图像采集平台是视觉系统开发的基础.本课题提出了基于FPGA的图像采集系统整体实现方案.采用Verilog HDL语言编写程序,并用Modelsim等软件进行联合仿真,然后下载到DE2开发板实现图像采集功能.     

基于DSP的CRC算法的实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算方法,给出了使用DSP来实现CRC算法的过程,完成了CRC编码器的DSP实现。最后,将仿真结果与理论值进行比较,仿真结果与理论值一致。     

一种基于FPGA的BPSK数字调制器的设计

提出了一种基于FPGA芯片及D/A转换器的频率可调、相位可控的BPSK数字调制器的实现方案,同时阐述了电路的设计思路和实现方法.经过软件仿真,输出波形达到了技术要求,控制灵活,性能较好,也证明了基于FPGA的BPSK数字调制器的可靠性和可行性.     

QoS中堆排序的脉动阵列结构在FPGA上的实现

提出了一种用于实现堆排序的串行输入输出的脉动阵列结构,在FPGA上实现了基于该阵列结构的具有QoS保证的核心交换模块。对FPGA中运算部件的微结构进行了分析。实验结果表明,与软件实现相比用FPGA实现堆排序算法能够极大地提高运行速率和优化时序,适用于优秀QoS机制的硬件现实。     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

基于FPGA自动报警控制系统的设计与应用

介绍了基于FPGA自动定时报警控制系统的硬件组成部分,阐述了FPGA芯片总体结构流程图和模块顶层文件连接图,分析了仿真波形图结果,提出了自动报警控制系统可能的应用领域。     

基于FPGA直接数字频率合成技术的研究

阐述了直接数字频率合成技术(DDS)的工作原理、组成结构及应用现状,基于FPGA实现直接频率合成技术的现实意义进行了全面的分析,同时对其硬件电路设计、优化方法进行了阐述。系统采用Verilog HDL语言进行DDS系统建模,并在EDA软件平台上进行系统仿真、综合,最后完成在线逻辑调试与数据仿真分析等工作,仿真结果验证了系统的可行性。     

FPGA之基于Verilog语言实现优先抢答锁存模块的实现①

抢答模块和锁存模块的基本实现是抢答器,抢答器是比赛和竞赛中一种常用且必备的装置,其原理是一种非常典型的数字逻辑电路,其中含有时序逻辑电路和基本逻辑电路组成,其项目包含D触发器,锁存器,分频器,7段数码管的译码器,主持人按开始按钮示意开始抢答,本文将使用Verilog HDL语言实现其功能,并通过对抢答器电路设计的分析加深对其功能实现电路的认识和理解。     

DES算法FPGA实现的研究与比较

为满足无线网络通讯的数据安全要求,提出了用现场可编程门阵列(FPGA)实现DES加解密的方案,分别以减少器件面积和增加运算速度为目标来加以实现,并对这两种实现方法进行了比较。     

基于VerilogHDL的分频器的优化设计

基于整数和小数分频的实现原理,提出了整数和小数分频器的算法和结构,采用Verilog硬件描述语言优化设计了偶数、非50%占空比和50%占空比的奇数、半整数分频器,重点对任意小数分频器进行了设计优化.用LDV5.1进行了仿真,用Synplify Pro进行了基于ALTERA公司FPGA的综合,证明了其可行性.     

基于循环冗余校验的关系数据库水印算法研究

简介了数字水印技术的基本原理和概念、关系数据库水印技术的基本原理和概念以及其分类．并在此基础上,提出了一种基于循环冗余校验的关系数据库水印算法．该算法首先对原始关系数据库进行分组、秘密排序、以及嵌入比列控制,然后将嵌入了加密信息和经过添加循环冗余校验码的水印信息嵌入到关系数据库中;在检验和提取水印信息时,先对添加了水印信息的数据库进行分组和元组选取,再对相应字段值提出LSB,经过多数选举后,再经循环冗余校验判断有无被攻击和篡改．经实验证明,本文提出的关系数据库水印算法具有安全性好、可用性好、能盲提出盲检测以及能检测攻击和篡改的特点．     

基于FPGA的车辆计费系统的设计与仿真实现

针对传统出租车计费系统硬件电路复杂、资源扩展有限,不利于系统整体功能升级的缺点,为研究更适应现实需要的计价器设计需求,采用FPGA技术的设计方法,提出了一种更适应生活需求的车辆计费系统,其中包括系统的硬件设计、软件设计以及系统仿真测试。该计费系统应用自顶而下的设计思想,以FPGA芯片CycloneⅣ4CE115微处理器为核心,完善外围电路并进行扩展,通过Atera公司的QuartusⅡ软件,利用verilog语言编程,调用Modelsim仿真工具对系统各个模块进行综合仿真验证,重点对测试代码test-bench进行论述,最终将调试优化好的程序下载到FPGA芯片中模拟测试结果。实验结果表明:该系统完成了计程、计时、计费和译码动态扫描的功能,成本低,设计灵活,操作简单。研究认为,由于FPGA具有高密度、可编程及有强大的软件支持特点,通过修改Verilog语言,可扩展更多的计费系统功能,具有一定的实际应用价值。     

基于FPGA的VGA显示实验方法

文章主要介绍了一种基于可编程逻辑器件FPGA,用Verilog硬件描述语言作为平台,实现视频传输标准VGA显示字符或图片的方法。利用软件平台实现VGA的显示,则可以根据实际需要,灵活地改变显示内容。