CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。     

高阻半导体薄层电阻测定方法研究

本文提出了高阻半导体薄层电阻的一种测量方法。将待测样品用平面技术制备成矩形,薄层电阻由所加直流电压和电流指示算出。测量精度取决于欧姆接触的保证及电表精度,由薄膜厚度的精确控制和测量,可精确测定薄膜电阻率。     

高阻炭刷制备工艺和性能的研究

使用改性环氧树脂为粘结剂,以5种不同种类的石墨粉为原料制备交流串激式高速电机用高阻炭刷．利用X-射线衍射（XRD）、扫描电镜（SEM）对所研制的高阻炭刷样品的微观结构和形貌进行了测试分析,探讨了成型压力和磨粉粒度等工艺条件对研制的高阻炭刷样品性能的影响．实验结果表明：采用粒径〈75μm的T石墨粉为原料,成型压力为100MPa制备的高阻炭刷样品的体积密度、电阻率、抗折强度、洛氏硬度和电机运行时的火花等级等性能指标与英国摩根公司和日本东洋碳素股份有限公司生产的高阻炭刷相似,使用寿命可达380h．     

重掺衬底/轻掺硅外延层制备工艺研究

轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格...     

多层喷射沉积制备高硅铝合金工艺研究

利用多层喷射沉积装置制备了Al－17Si－2CU－1Mg合金板坯．通过金相观察研究了过热温度和冷却条件对合金板坯显微组织的影响，探讨了基底材料、基底表面温度和沉积板坯的粘附与脱落的关系，提出了合适的工艺条件．     

硅外延工艺中HCl气相腐蚀技术研究

主要对硅外延工艺中的HCl气相腐蚀原理以及HCl气腐对外延工艺的作用进行了分析。从HCl腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCl气腐对外延层影响的规律。     

硅外延工艺中HCI气相腐蚀技术研究

主要对硅外延工艺中的IICI气相腐蚀原理以及HCI气庸对外延工艺的作用进行了分析.从HCI腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCI气腐对外延层影响的规律.     

高阻硅掩膜选择性生长多孔硅阵列

介绍一种在低阻P型硅衬底上用氢离子注入技术形成局部高阻硅掩膜，用电化学腐蚀选择性生长多孔硅微阵列的工艺流程。结果证明，用高阻硅掩膜选择性生长多孔硅具有很好的掩蔽效果，生成的多孔硅阵列的有序性和完整性良好。     

功率VDMOS用硅外延材料的制备

介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑（Sb）衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。     

高阻外延层电阻率均匀性控制技术分析

随着高频大功率器件的广泛应用,对用于制作器件的外延片的要求也越来越高,其中最重要的是外延层电阻率.为了提高器件的工作频率与工作电压,要求外延层电阻率要高,电阻率均匀性要好.而高阻外延层的电阻率由于受到自掺杂与系统杂质的影响,很难获得好的电阻率均匀性.通过对外延生长过程中杂质的引入,以及不同杂质的来源及特点进行深入分析,针对不同杂质来源的控制提出有效的解决方法,保障了生长出电阻率均匀性好的高阻外延层.     

P型低阻硅外延生长提高成品率的探讨

在重掺硼微偏离<111>的硅单晶衬底上,汽相生长厚为6—8微米,电阻率为O.5—O.8欧姆·厘米的P型外延层。 在生长中利用控制自掺杂效应使电阻率满足要求,严格控制生长温度在1110℃—112O℃,生长速度在O.7—1.1微米/分,得到表面光亮、平整,电阻率均匀的外延片。使成品率可达90％左右。     

低功耗肖特基整流器件用200mm高均匀性硅外延层生长工艺研究

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

纳米硅薄膜制备工艺的研究

采用等离子体增强化学气相淀积（ＰＥＣＶＤ）技术，在超高真空系统中，使用大量氢稀释的硅烷作为反应气体，利用Ｒ．Ｆ．＋Ｄ．Ｃ．双重功率源激励，通过低温下硅在氢等离子体放电中的化学输运直接淀积纳米硅薄膜，根据对薄膜样品结构的测定及其制备工艺条件，分析讨论了各工艺参数对淀积后薄膜的影响，从而使纳米硅薄膜的制备工艺趋于完善。     

VDMOS功率器件用200mm硅外延片工艺研究

200 mm尺寸的硅外延片是制备VDMOS功率器件的关键材料,其均匀性、结晶质量等材料技术指标与器件耐压、正向导通特性等电学性能密切相关,因此对大尺寸外延层的参数控制水平提出了严格要求。但由于反应区域面积较大、涉及反应因素条件较多,传统外延工艺下边缘参数偏离目标值5%～10%,无法满足器件要求,各项工艺条件的配合度成为亟待解决的技术问题。通过外延系统流场和热场的优化,可将外延片内的厚度和电阻率不均匀性控制在3%以内,并且结晶质量良好,实现了高质量200 mm硅外延片的生长。     

低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

纳米硅簿膜制备工艺的研究

采用等离子体增强化学气相淀积（ＰＥＣＶＤ）技术，在超高真空系统中，使用大量氢稀释的硅烷作为反应气体，利用Ｒ．Ｆ．＋Ｄ．Ｃ．双重功率源激励，通过低温下硅在氢等离子体放电中的化学输运直接淀积纳米硅薄膜。根据对薄膜样品结构的测定及其制各工艺条件，分析讨论了各工艺参数对淀积后薄膜的影响，从而使纳米硅簿膜的制备工艺趋于完善。     

低阻硅TSV高温工艺中的热力学分析

针对低阻硅TSV热力学研究的空白做出了相应的仿真分析.首先介绍了低阻硅TSV转接层的加工工艺,接着基于实验尺寸,在350℃工艺温度下,模拟了低阻硅TSV的涨出高度及应力分布.不同于铜基TSV,低阻硅TSV的涨出区域主要集中在聚合物绝缘层的上方.为了减小低阻硅TSV的涨出高度及热应力,分别对工艺温度、表面SiO₂厚度、低阻硅TSV的直径、高度、间距和BCB绝缘层厚度进行了变参分析.结果表明,减小BCB绝缘层的厚度及高度以及增加表面SiO₂厚度是抑制低阻硅TSV膨胀高度及减小热应力的有效方法.      

一种重掺衬底上生长硅外延层的工艺研究

随着肖特基势垒二极管对反向击穿电压一致性指标要求的进一步严格,对所需重掺衬底的硅外延层厚度和电阻率参数的均匀性指标提出了更高的要求。同时,为满足肖特基势垒二极管低正向压降的性能,对外延层过渡区宽度的控制难度加大。使用PE-2061S桶式外延炉,通过综合采取低温本征法、变流吹扫及低速外延沉积等工艺手段,成功实施了重掺衬底上窄过渡区硅外延层的生长工艺,硅外延层厚度和电阻率不均匀性均达到1.5%的要求,而且过渡区宽度可以1.6μm。