数字逻辑技术

随着半导体技术的发展,数字逻辑电路经历了从分立元件、SSI、MSI向LSI,VLSI的演变过程．上述电路被通称为标准逻辑电路。二十世纪末标准逻辑电路开始向专用集成电路发展,推动这场历史性变革主要是可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）技术的兴起,由此可编程集成电路以及与之相应的EDA技术应运而生,电子系统设计进入了一个全新的阶段。本文介绍了数字逻辑电路的发展过程,着重阐述了可编程逻辑器件、HDL语言设计方法、EDA工具设计流程及可编程片上系统技术。     

基于ＩＳＰ器件的数字逻辑仿真开发系统的设计研制

介绍运用Ｌａｔｉｉｃｅ公司的ＩＳＰ器件研制的数字逻辑仿真开发系统及其在数字逻辑电路课程教学、设计与科研开发等方面的应用。     

遗传算法在可编程逻辑器件设计中的应用

提出了一种新的可编程逻辑器件的设计方法,设计速度快,人工干预少,只需给出所要实现的逻辑功能,即可运用遗传算法完成对可编程逻辑器件的逻辑设计,文末给出一个简单的组合逻辑电路的设计实例和经过遗传算法学习的结果。     

可编程逻辑器件(PLD)的竞争冒险现象研究

介绍了可编程逻辑器件（PLD）的特点，讨论了使用PLD进行逻辑电路设计的过程中可能出现的竞争冒险现象，分析了产生竞争冒险的原因，提出了消除竞争冒险的一些方法。     

基于GAL设计的智力竞赛抢答器

通用阵列逻辑（GAL）是一种非常流行的可编程逻辑器件,它采用CMOS电可擦工艺制造。由于它具有一种非常灵活的、可编程的输出结构,因此,它几乎可取代所有的中。小规模数字集成电路。又由于GAL具有响应速度快、功耗低、保密位、可重复编程上百次等特点,因此,GAL的应用十分广泛。在许多场合都要用到智力竞赛抢答器。按传统的设计方法,智力竞赛抢答器主要由标准的数字逻辑电路如触发器和基本逻辑门组成,其特点是所用器件较多,电路体积大,从而系统的功耗大,稳定性和可靠性也较差。若采用GAL器件来设计,则可降低系统造价、减小…     

新型数字逻辑电路综合实验教学平台的设计研究

针对目前国内数字逻辑电路综合实验教学存在问题,结合多年的数字逻辑电路实验教学经验,设计开发了一款新型数字逻辑电路综合实验教学平台,以满足当代大学生数字逻辑电路实验实际需求.     

对偶原理在组合逻辑电路设计中的应用

本文讨论了对偶原理在组合逻辑电路设计中的应用,这种应用为我们设计电路选择器件又提供了一种方法。     

基于绝热电路三要素理论的绝热定时器设计

为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25μm CMOS工艺器件参数情况下,对依此理论设计的绝热定时器进行HSPCIE模拟,结果表明:该定时器逻辑功能正确,低功耗特性明显。     

数据选择器在数字电路中的应用

数据选择器是数字集成电路中应用广泛的中规模集成器件,利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计中存在的不足,提高设计水平.以74LS151为例介绍了数据选择器的工作原理及应用.     

数字逻辑电路实验教学设计

微电子技术和超大规模集成电路技术的发展，特别是可编程逻辑器件（PLD）的出现和广泛应用，引发了数字逻辑电路的设计和工发的手段与方法产生了变革，同时也使数字逻辑电路的实验教学面临新的挑战，本文根据作者在文献[1]中提出的一种数字逻辑电路实验教学媒体模型，阐述了数字逻辑电路实验教学设计的策略，并通过具体实例进行了详细说明。     

门和功能级混合的逻辑模拟系统GFLS1

ＧＦＬＳ１是门和功能级混合的逻辑模拟系统，它允许门或功能块作为被模拟电路的基本单元。ＧＦＬＳ１的主要特点是：提供了一个便于使用的描述语言；使用表驱动和选择追踪算法；既可对已有的逻辑电路作正确性检查，负载检查和各种条件检查，也可支持自上而下的逻辑设计。     

利用二值代数的化简法则进行三值组合电路的设计

本文用TTL技术讨论三值组合电路的设计。提出了用于输入端口和输出端口的两个三值和二值互相变换的转换器,从而可利用二值代数中的化简法则,使设计出的三值组合电路结构简单,成本降低。本文所用的代数系统简易,基本电路的理论分析和实验证明取得一致,设计举例也已通过HSPICE程序。     

应用硬件描述语言VHDL开发FPGA

硬件描述语言(VHDL)是数字系统高层设计的核心,围绕硬件描述语言在数字硬件系统设计中的应用展开,介绍了VHDL语言特点及FLEXIOK的结构,硬件描述语言设计描述方法,说明了应用VHDL的EDA设计流程．并给出了VHDL一个设计实例。     

逻辑功能与逻辑体制

对同一逻辑门电路，既可采用正逻辑体制，亦可采用负逻辑体制，还可采秀混和逻辑体制，选用何种逻辑体制，应视分析和设计逻辑电路的方便与否而定。     

数字电路中逻辑分析仪实验系统的设计

介绍了数字电路课程中逻辑分析仪实验系统的开发与设计,讨论了外置式逻辑分析仪的硬件设计和软件设计思路,其中数据采集模块和触发控制电路是设计的重点。学生通过设置逻辑分析仪的时钟、采样方式、存储深度、测试通道和触发方式等参数,就可以捕获需要测试的数字信号。被测信号以图形的形式显示,便于分析。该实验系统采集精度高,操作方便,形象直观。     

基于事件驱动的数字逻辑功能仿真工具

本文介绍了现代专用集成电路(ASIC)芯片的设计流程、详细讨论了对Verilog HDL所描述的数字电路网表进行逻辑功能仿真工具LGS的开发过程.主要包括分层建模、事件驱动算法和具体实现中的一些技术问题.也论述了面向对象技术及C 在EDA(Electronic Design Automation)工具开发中的应用.最后给出一个LGS应用于乘法器电路设计的仿真验证示例.     

基于FPGA的半整数分频器的设计

简要介绍了FPGA器件的特点和应用范围,并以分频比为7.5的半整数分频器的设计为例,介绍了在MAX＋plus Ⅱ开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。     

可编程逻辑器件在通用逆变器控制电路中的应用

随着对通用逆变器要求的不断提高,作为控制电路核心的微处理器的资源有时已不能很好地满足控制电路设计的需要.结合分析采用传统数字电路进行扩展所存在的缺点,论述了可编程逻辑器件在通用逆变器控制电路中的应用,并通过设计实例说明可编程逻辑器件的使用可以极大地改善传统通用逆变器控制电路的设计.     

利用译码与数据选择器实现组合逻辑函数法

针对单一逻辑部件难以实现更多变量的逻辑函数问题,提出了一种译码器与数据选择器结合的组合逻辑函数实现方法,给出了组合逻辑函数实现的卡诺图和逻辑电路图,导出n位译码器与m位数据选择器结合实现变量个数为n m的任意组合逻辑函数的结果,得出利用中规模集成电路数据选择器与译码器组合实现逻辑设计是一种行之有效的方法。     

数字电路实验改革及模块教学

介绍了数字电路实验改革的具体方法,提出了增设综合设计性实验内容,加强学生动手能力训练的应用电路模块教学法,以提高学生的素质水平.