单向时延测量的实时时钟同步算法

对已有分段聚类算法进行改进,使用软件方法对单向时延序列进行分析,在线检测时钟调整位置.采用变宽度的滑动窗方法对单向时延数据进行过滤,减少时间序列大小,同时保证时钟调整位置信息不丢失.使用自底向上算法对时间序列进行线性分段,检测时钟调整或时钟频率跳变点,算法的时间复杂度大大降低.针对在线时钟同步的要求,为了消除滑动窗不具有离线算法的全局寻优缺点,提出使用基于滑动窗自底向上算法的实时单向时延时钟同步算法.实际测试实验表明:该算法大大降低了时间复杂度并提高了分段精度.     

时钟同步状态图

时钟同步问题是分布式系统中的核心技术之一. 研究了在异步通信网络环境中,采用连续的时间戳通信模型,并利用时钟精度差概念实现系统中各个计算机之间的时钟同步. 为有效评估系统中时钟同步的状态,提出了采用时钟精度差作为权值来构造时钟同步状态图,为时钟的研究提供了一个新思路,提高了时钟同步系统的精度.     

分布式调试中动态向量时钟存储空间分配方法

为了解决不同进程之间异步通信时向量时钟存储问题,结合现有事件监测的方法,以及分布式软件系统调试盒监测特征,并针对向量时钟静态存储技术的不足,提出了一种动态更新存储空间的方法.实验结果表明,对监测工具的改进方案能够减轻用户调试时的负担,较大地提高分布式程序调试的效率.     

一种低通信开销联合时钟同步和定位算法

针对无线传感器网络（wireless sensor networks ,WSNs）中降低节点间的通信开销的需求,提出一种基于成对广播同步协议（pairwise broadcast synchronization ,PBS）改进的联合时钟同步和定位算法。在联合时钟同步和定位过程中,锚节点（位置已知,时钟需同步）侦听未知节点（位置未知,时钟需同步）与参考节点（位置已知,时钟为参考时钟）双向交换的时间信息,不用发送额外的信息。因此相比于传统基于双向信息交换方式的联合时钟同步和定位算法可以节省大量的通信开销,同时可以降低同步所需参考节点的数目。该算法不仅对未知节点的位置参数和时钟参数进行联合估计,同时也完成锚节点时钟参数的估计。经过仿真分析,估计值满足所推导的克拉美罗下限（cramer-rao lower bound,CRLB）,且估计精度接近其他两种典型联合算法。综合考虑估计精度和通信开销,所提出的算法优于现有的联合时钟同步和定位算法。     

基于无线网络的IEEE 1588时钟同步算法

时钟同步是无线分布式系统中的一项关键技术。为了补偿无线网络中链路数据速率的动态变化带来的偏移误差并提高时钟同步精度,本文提出了一种基于动态变化的不对称无线传输IEEE 1588时钟同步算法。该算法根据动态变化的无线链路的不对称比来计算主从节点的时钟偏移误差。仿真实验结果表明,从时钟的偏移误差可以减小到10-3 μs,在无线网络中应用该算法能明显提高时钟同步精度。     

基于 GPS 的全网同步时钟的建立和误差校正

分析基于ＧＰＳ（全球卫星定位系统）技术提供的高精度时间建立电力系统全网同步时钟时可能产生的误差和延时的各个环节、产生原因及数量级，并研究减小或避免各种误差或延时的技术手段。ＧＰＳ时间信息的引入及处理和数据的采集及传输过程均可能对同步时钟造成一定的误差和延时。延时的影响可以通过精确的测量和分析进行补偿，误差项是降低时钟精度的主要原因，只能通过设计和算法优化尽量减小。经补偿和优化后所得到的同步时钟的精度为２μｓ。     

基于全双工以太帧间隔的源同步时钟传输方法

提出在全双工以太物理层中,基于以太帧间隔（inter packet gap, IPG）的固定比特率业务同步时钟传输方法.该方法引入同步剩余时戳(synchronous residual time stamp, SRTS)算法,是一种不受以太分组流量影响的带外时钟传输方法.通过连分数展开分析恢复时钟的各阶抖动成分,给出基于以太帧间隔的同步剩余时戳算法的参数选择方法,并通过软件仿真和现场可编程门阵列(field programmable gate array, FPGA)硬件实验证明了其优良的同步性能.     

无线传感器网络中一种基于FTSP的时间同步协议的改进设计

精确的时钟同步对于很多无线传感器网络的应用来说是非常重要的.虽然每个传感器节点都配备了一个硬件时钟,但是这些硬件时钟会产生不同程度的漂移.现有的泛洪时间同步协议使用线性回归算法对节点的时钟进行漂移补偿,鉴于线性回归算法容易受到异常数据的影响,从而会影响到协议的同步精度.因此提出了一种精度更高、同步误差更小的改进协议,并且采用NS2仿真工具对改进的协议进行了仿真,仿真结果表明改进后的协议能够有效提高同步精度.     

网络化测试系统的时钟同步

介绍网络化测试系统的时钟同步问题,包括同步时钟源以及时钟同步方法,并对每种方法的特点及应用进行了探讨.最后根据网络化测试系统的具体特点提出了简单而又实用的测试网传输报文加盖时间戳进行时钟同步的方法,利用ICMP报文给出了实现方法.     

An Improvement of Time Synchronization Protocol Based on FTSP in Wireless Sensor Networks

精确的时钟同步对于很多无线传感器网络的应用来说是非常重要的.虽然每个传感器节点都配备了一个硬件时钟,但是这些硬件时钟会产生不同程度的漂移.现有的泛洪时间同步协议使用线性回归算法对节点的时钟进行漂移补偿,鉴于线性回归算法容易受到异常数据的影响,从而会影响到协议的同步精度.因此提出了一种精度更高、同步误差更小的改进协议,并且采用NS2仿真工具对改进的协议进行了仿真,仿真结果表明改进后的协议能够有效提高同步精度.     

基于一机双天线站间单差的周跳探测与修复

基于对短基线单差模型的分析,使用站间载波相位观测值之差的变化率作为周跳检测量,对该量进行数值估算,分析钟跳对该量的影响,从理论上证明该检测量可用于一机双天线单差短基线解算中的周跳探测,并提出相应的周跳探测与修复方法.采用实测数据进行实验分析,结果表明,对于一机双天线短基线数据,该方法不受钟跳影响,能有效探测和修复周跳.     

一种分布式实时系统中的时钟同步算法

在分析FTMA算法和Basic算法的基础上提出了一种分布式实时系统的时间同步算法N-Message算法。给出了算法的性能评价指标,并通过实验证明N-Message算法优于FTMA算法。     

基于人工鱼群优化LS-SVM的卫星钟差预报

针对导航卫星短期钟差预报精度不高的问题,提出了一种基于人工鱼群(AFSA)优化最小二乘支持向量机(LS-SVM)的卫星钟差预报方法。利用人工鱼群算法较强的全局寻优能力优化LS-SVM模型的惩罚参数和核宽度参数,避免人为选择参数的盲目性,提高了LS-SVM的泛化能力和预报精度。选取IGS产品中4颗典型卫星的钟差数据,分别采用人工鱼群优化LS-SVM模型、神经网络模型和灰色系统模型进行短期钟差预报,计算结果表明:人工鱼群优化LS-SVM模型的预报精度优于其它2种模型,尤其是在铷钟方面,预报误差在0.5 ns内,运行时间在5 min内。     

微型机定时管理系统

在认真分析微型机内部时钟与实时时钟报警功能的基础上，用软件方法实现了微型机定时管理功能，使之到时发声报警，提示用户关机，并在指定时间自动停止计算机的运行。     

GPS转发欺骗式干扰时延分析

在GPS转发欺骗式干扰中,转发时延是一项关键技术,当转发时延不合理时,会使接收机钟差改变,容易被识别,降低欺骗干扰的成功率。利用GPS伪距定位原理,推导了转发时延的算法,并针对不同的计算结果分析其对接收机钟差的影响。得出的结论为:当被转发卫星到转发器的距离与转发器到真实点距离之和不大于被转发卫星到虚拟点的距离时,干扰不会对接收机钟差产生影响，否则会影响接收机的钟差。从这个角度出发,对GPS转发欺骗式干扰源的部署位置做了分析，当转发器位于被转发卫星和真实点的连线上,可以使不对接收机钟差产生影响的虚拟点的选择范围最大。     

基于DS理论的网络时钟同步算法

目前的NTP(Network Time Protocol)时钟同步算法已不能满足许多新兴网络对时钟同步精度的要求.为此,提出一种基于DS(Dempster/Shafer)理论的NTP时钟同步改进算法.在分析目前NTP时钟同步算法不足的基础上,将DS理论引进到传统的NTP时钟同步中,建立一种改进的NTP时钟同步算法并进行...     

基于模拟退火与合并代价反标的低功耗门控时钟布线算法

传统的时钟树布线算法可以扩展应用于门控时钟,例如在自底向上的合并过程中采用最小化合并电容方式。然而,当前点的合并,会影响到上层点的门控情况变化,虽然在局部合并时是最优的,却可能恶化时钟树整体功耗。针对该问题,提出了一种零时钟扭斜门控时钟布线算法,使用上一轮时钟树的布线结果估算上述影响所造成的合并代价变化。由于算法需要多轮反复计算,因此使用模拟退火方法,在每一次循环时重建时钟树结构,通过上一轮反标的合并代价信息进行优化,评估每一轮的结果,并生成新的约束供下一轮使用。实验结果表明,与传统的Greedy-DME算法相比,该算法可以获得至多23%的功耗优化。     

一种JPEG2000算术编码器的优化算法与实现

通过对索引表和概率间隔区间更新条件的分析,提出了一种JPEG2000算术编码器的部分并行优化算法.在连续编码两个数据对时,通过预测间隔区间的变化,可以一次完成索引表和间隔区间的更新,从而减小了编码数据的关联性,实现了算术编码器的部分并行编码.设计了基于3级流水线的JPEG2000算术编码器,并通过了FPGA验证.试验结果表明,该算法平均每个时钟编码1.58对数据,比每个时钟编码1对数据的普通算法,编码效率提高了58%.