高速缓存一致性分析与实现

在多处理机系统中,主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法:监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析,并指出了各种方法的优缺点,供设计者参考;同时提出用软件和硬件相结合的方法,更能有效地解决Cache的一致性问题。     

高速缓存一致性分析与实现

在多处理机系统中。主存与各处理机私有Cache之间及各私有Cache之间存在数据不一致性。对解决不一致性的方法：监听总线协议、基于目录的Cache一致性协议、软件控制方法等都进行了详细的定性分析。并指出了各种方法的优缺点，供设计者参考；同时提出用软件和硬件相结合的方法，更能有效地解决Cache的一致性问题。     

多处理器高速缓存一致性分析与评价

在多处理器系统中,主存与各私有Cache之间存在数据不一致性,解决不一致的方法有硬件控制方法（监听总线协议、基于目录的Cache一致性协议）和软件控制方法,同时提出了软硬件相结合的方法以及三种死锁的处理机制,这样能更有效地解决Cache的一致性问题。     

片内多处理器Cache一致性解决方案

单芯片多处理器（SCMP）系统是当前计算机体系结构研究的热点问题之一。与传统的多处理机系统一样,Cache一致性问题也是片内多处理器系统必须首先解决的问题。本文针对传统的多处理机系统在解决数据一致性问题上所普遍采用的写作废协议的实现方式上所存在的缺陷,提出了一种基于“双环结构”的片内Cache一致性解决方案,并对其实现后的性能进行了测试和评价。     

一种统一存储网的Cache方案

统一存储网融合了NAS和SAN的优点,但对小写数据其I／O性能不高．在客户端采用NVRAM和日志磁盘构成一个两层的Cache,可以将小写数据积累成大写数据,达到提高性能的目的;采用基于租约的Cache一致性协议可以保证网络中断或客户出错时USN的可用性和数据的一致性;实验显示Cache方案可以使USN的性能最大提高50％．     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

基于统一管理的多处理机Cache系统的一致性研究

针对紧耦合多处理机系统中Cache的一致性问题 ,提出了一种以Cache总线为基础的统一管理高速缓冲池的新方法 .该方法既克服了监听总线协议因数据块太大或大量的总线广播而影响Cache性能的缺点 ,也避免了目录协议耗费共享存储空间 .     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM处理器的SoC结构中,Cache一致性问题是系统稳定运行的潜在威胁,消除该障碍是系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结构,重点论述了产生Cache一致性问题的原因,并提出具体的解决方法。相关测试表明该方法切实可行,能够有效避免数据不一致情况的发生,已被成功应用于课题项目中。     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM 处理器的SoC结构中，Cache致性问题是系统稳定运行的潜在威胁，消除该障碍是 系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结 构，重点论述了产生Cache致性问题的原因，并提出具体的解决方法。相关测试表明该方法切实可行，能够有效 避免数据不一致情况的发生，已被成功应用于课题项目中。     

一种支持SMP共享虚存的数据Cache一致性解决方法

文章提出了一种新的解决对称多处理器的数据Cache一致性方法,使数据Cache同时存储物理标识和虚拟标识,以支持监听写无效协议和虚拟存储器;该方法已经应用于实际的设计,并保证了linux操作系统的运行。     

频率2 GHz的16核处理器二级缓存设计

摘要：
提出了针对多核处理器的2级缓存L2 Cache设计方案,以高效地处理访存请求.采用优化的目录协议维护与1级缓存L1 Cache的数据一致性,并结合片上目录来维护L2 Cache之间及其与3级缓存L3 Cache之间的一致性;在L2 Cache设计中,提出了基于MESIA F的Cache一致性协议,实现了最早返回取数数据的短流水线设计;采用相关链和远程链机制解决了监听应答导致的死锁问题;通过基于流水线的睡眠与唤醒技术降低了漏流功耗;通过细粒度门控时钟降低了其动态功耗.后端设计结果表明,经过优化设计的L2 Cache达到了频率2 GHz的设计目标,并已成功应用于某16核处理器芯片. 关键词：
中图分类号： 文献标志码： A     

可缩放计算系统的Cache一致性评述与研究

可缩放性是高度并行的多处理机系统的设计目标之一．为此，需要解决Ｃａｃｈｅ一致性问题，使共享数据在各处理机的Ｃａｃｈｅ中保持一致．文中分析了几种常见的Ｃａｃｈｅ一致性方案，认为分布式目录表法和基于软件的方法适用于可缩放多处理机系统．     

活动缓存模式在知识管理系统中的应用

动态文档正在成为Web内容中越来越重要的组成部分,获取动态内容的缓存成为影响Web规模的重要课题.笔者提倡用“活动缓存模式”来支持动态内容在Web代理上的缓存.这种模式允许服务器提供“缓存小应用”,这些小应用与内容绑定,需要代理根据缓存命令中判定的结果调用缓存小应用来完成必要的处理,而不需要与服务器联系.说明活动缓存模式涉及的协议、接口和安全机制,阐述了在当前的知识管理系统中如何引入活动缓存机制,以此来解决在应用规模不断扩大和数据量不断增加的情况下知识管理系统服务器服务性能问题.     

一种基于三维堆叠技术的高可靠性Cache结构

针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率.结果表明，所提出的R3D Cache结构能够以0.52%~4.17%的面积开销，将Cache的软错误率降低到原来的5%，而所带来的性能开销可以忽略.     

基于数据库的WebCache的设计与实现

以Jigsaw为代理服务器,对如何以数据库方式缓存Web信息作了分析与设计,并对数据库方式和文件方式的Web Cache进行了比较.进一步讨论了数据库方式Web Cache的改进方案.     

缓存一致性问题研究

以共享总线的多处理机系统为例，介绍了在共享总线系统中用于解决Cache Coherence问题的监听总线协议（Snoopy Protocol）和写一次协议（Write-Once Protocol），并分析了写一次协议、一致性协议的优点和协议区分状态的原因，最后给出一个评价协议好坏的角度：总线的流量和存储器访问的有效时间。