重用控制器综合技术实现RTL综合

讨论在RTL综合中重用高级综合中控制器综合技术的可行性,提出一种通过将RTL描述划分为时序逻辑与组合逻辑后,重用控制器综合中的组合逻辑综合和时序逻辑综合实现RTL综合的方法。此方法有效地利用了已有了成熟技术,为缩短RTL综合的开发时间提供了一种有效途径。     

控制流综合子系统的研究与设计

本文论述了控制流综合技术的研究内容及研究背景,给出了 VHDL 高级综合系统 HLS/BIT 中控制流综合子系统的设计。该子系统通过 FSM 分解、状态化简、状态分配、组合逻辑划分、两级逻辑化简和多级逻辑综合等步骤完成综合任务,重点解决解题范围、优化和正确性问题。该子系统可望完成 RISC SPARC 一类复杂体系结构的计算机和 ASIC 的自动综合任务。     

基于Verilog HDL的有限状态机设计

介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设计一个自动转换量程的频率计控制器并对之进行仿真。     

利用译码与数据选择器实现组合逻辑函数法

针对单一逻辑部件难以实现更多变量的逻辑函数问题,提出了一种译码器与数据选择器结合的组合逻辑函数实现方法,给出了组合逻辑函数实现的卡诺图和逻辑电路图,导出n位译码器与m位数据选择器结合实现变量个数为n m的任意组合逻辑函数的结果,得出利用中规模集成电路数据选择器与译码器组合实现逻辑设计是一种行之有效的方法。     

FPGA组合逻辑程序的Petri网建模方法

针对现场可编程门阵列(FPGA)组合逻辑程序,提出其普通Petri网建模方法.首先,将状态变量描述为库所对,程序中的逻辑运算描述为变迁,从而将系统程序转换为一个普通Petri网结构;然后,根据Petri网的动态分析性能,给出系统状态可达图的计算方法,实现了状态可达图等价描述FPGA组合逻辑系统运行过程.研究结果表明:该Petri网能够准确地描述变量间的逻辑关系,提出的方法可以为FPGA组合逻辑程序的形式化设计和验证提供建模依据.     

遗传算法在可编程逻辑器件设计中的应用

提出了一种新的可编程逻辑器件的设计方法,设计速度快,人工干预少,只需给出所要实现的逻辑功能,即可运用遗传算法完成对可编程逻辑器件的逻辑设计,文末给出一个简单的组合逻辑电路的设计实例和经过遗传算法学习的结果。     

多路选择器二级逻辑网络设计

首先讨论组合函数的分解方法,然后给出利用多路选择器通用逻辑模块实现组合函数时,获得最小化或接近最小化的二级逻辑网络的一种设计方法。该方法容易实现组合函数的计算机自动综合。     

基于数据选择器输出函数关系的逻辑电路设计

为完善用数据选择器进行组合逻辑电路设计的方法, 分析了数据选择器输出函数的与或形式逻辑表达式, 发现利用输出原函数、输出反函数互为反函数的关系, 对于某些逻辑问题的设计可使数据选择器的数据输入端有变量接入时都为原变量, 而不需要附加非门对反变量进行取非运算, 简化了电路结构。     

MSI组合逻辑设计

本文通过典型设计题型，重点探究数据选择器和译码器两类中规模集成电路（MSI）的逻辑功能特点，以及应用MSI进行组合逻辑电路设计时的特殊之处。     

逻辑电路易测性设计探讨

本文阐明了逻辑电路易测性设计的目的及其电路应具备的特点;介绍了五种简化测试的具体方法;推导出了使组合电路具有良好易测性的一种特殊结构形式,即里德—马勤(Rced—Muller)扩展式,并进行了实例分析。