共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
《渤海大学学报(自然科学版)》2018,(3)
击穿电压是VDMOS器件的重要构造参数之一,它和漏极最大电流IDMAX一同限制了该器件的运转范围.由于击穿电压的范围随功率器件运用范围的不同而出现较大差异,故本文利用Silvaco-TCAD的仿真平台对设定击穿电压为500 V的VDMOS进行结构参数设计与优化.首先对VDMOS设计出合适的外延层参数即外延层掺杂浓度NB和外延层厚度W_e;然后用ATHENA软件对VDMOS进行工艺仿真,得出结果:对VDMOS进行提取的各结构参数与预计相符;最后又通过ATLAS软件对VDMOS的转移特性,击穿特性及输出特性进行仿真,得到的阈值电压及击穿电压与所要求的数值吻合.因此,通过对500 V VDMOS结构参数的优化和改进,从而实现高性能VDMOS器件的高可靠性. 相似文献
5.
讨论了VDMOS功率器件的外延层结构,结终端技术,芯片背面多层金属化的优化设计理论与器件制造工艺技术;导出了BV_(DS)≥500V,I_(DS)≥IA的VDMOS外延层结构参数和终端结构模型与参数,给出了芯片背面多层金属化的工艺条件和制造VDMOS芯片的集成电路平面工艺流程. 相似文献
6.
7.
对击穿电压为60 V,导通电阻为10 mΩ VDMOSFET进行了优化设计.给出了外延层电阻率,外延层厚度,单胞尺寸等的优化设计方法和具体值.提出了多晶硅场板结构的终端理论和终端设计,使该器件既满足指标要求又能最低限度的降低成本. 相似文献
8.
9.
200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。 相似文献
10.
《科学技术与工程》2018,(36)
200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。 相似文献
11.
轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格... 相似文献
12.
应用SiCl_4氢还原法,在改进的常压卧式感应加热系统中进行了低压硅外延生长。生长温度为1050℃—1150℃,压力为160—80乇。对外延层的测试结果表明:低压外延在抑制自掺杂、改善外延层电阻率和厚度的均匀性,减少埋层图型漂移有明显的效果。所作的外延片已成功地用于半导体器件的制造中。 相似文献
13.
《复旦学报(自然科学版)》1976,(2)
大量分立元件和集成电路是在硅外延片上制造的。外延层的电阻率及其分布情况极大地影响着元件的电参数:n/n~ 外延层电阻率太高会使h_(FE)和f_T的峰值电流降低;n/p外延层电阻率太高会使p-n结隔离线性电路bs穿通,外延层电阻率太低又会降低击穿电压;而采用n~-/n/n~ 结构的外延片制管以解决大电流h_(FE)和击穿电压之间的矛盾时,更要求测准n~-层的厚度和n层的电阻率。目前生产厂广泛采用三探针测外延层电阻率, 相似文献
14.
为解决垂直双扩散金属氧化物半导体(VDMOS器件)模型精确度差的问题,建立了一套新的VDMOS模型.与其他模型相比,该模型在VDMOS器件源极、漏极、栅极3个外部节点的基础上,又增加了4个内部节点,从而将VDMOS器件视为1个N沟道金属氧化物半导体(NMOS)与4个电阻的串联.采用表面势建模的原理计算了积累区的电阻,并对寄生结型场效应晶体管(JFET)耗尽及夹断2种状态进行分析,计算出寄生JFET区的电阻.分别考虑VDMOS器件外延层区与衬底区的电流路径,建立了这2个区域的电阻模型.模型仿真值与器件测试值的比较结果表明,该模型能够准确拟合VDMOS器件线性区、饱和区及准饱和区的电学特性. 相似文献
15.
16.
创新性使用反外延法工艺,介绍了适用于制备近红外波段PIN光电探测器的硅外延材料的研制工艺,在区熔单晶抛光片上进行重掺导电层和支撑层的外延层制备。通过对硅源流量与掺杂剂浓度的精确控制,实现了快速外延生长和高浓度掺杂。通过精细的后期加工工艺,将高阻区熔层加工为厚度和表面质量均满足器件要求的有源层。结果显示,采用反外延法工艺得到的反外延材料片应用到PIN光电二极管中,不仅节省器件制备中的工艺程序,而且大大提高了器件耐压性。 相似文献
17.
程新利 《苏州科技学院学报(自然科学版)》2008,25(2):6-10
在SIMOX SOI材料外延生长硅层时,存在电阻率较高的过渡层.对衬底研究表明,SOI层呈现高阻.采取不同温度对衬底进行退火,结果表明:合适的温度退火可以明显降低SOI层电阻率,对外延硅层后的SOI材料进行退火,也可以部分降低外延层电阻率,减少外延层中高阻层厚度. 相似文献
18.
对于IRF7705型30伏P沟VDMOSFET进行了结构优化设计.给出了该器件的纵向结构和横向结构参数及材料的物理参数.较系统地分析了VDMOSFET的几个重要参数,重点讨论了P沟VDMOSFET的外延层电阻率、外延层厚度、N体区扩散浓度以及各个参数之间的关系,对该类器件的实际生产有一定的指导作用. 相似文献
19.
20.
该文主要对VDMOS器件用N/N+型外延层工艺进行了分析,从造成过渡区展宽的三种因素进行了重点分析,并采用不同的工艺条件进行了相关的对比试验和研究,总结了外延层过渡区工艺规律并提出了改善方案。 相似文献