一种为Turbo码设计的节省存储单元的交织器

提出了一种为Turbo码而设计的交织器.相对于那些需要存储整个交织深度的交织器来说,这种交织器由于采用奇偶对称映射方法,因此只需记忆一半的交织深度,从而可减少近50%的存储单元,并且这种映射的约束对Turbo码的性能无损,这在硬件实现时是非常重要的.     

Turbo码和空时块码接连调制系统的研究

采用空时分组编码与Turbo码级联技术，提高了经过衰落信道的无线通信系统可靠性．利用双天线发送分集和单天线接收系统，其中将1/2Turbo码作为外码、简单的空时分组码作为内码,叠代解码方案基于MAP算法．解码的复杂程度取决于外码格栅复杂程度．仿真结果表明，利用空时分组编码的发送分集，可在几乎不增加额外处理量的情况下显著提高系统的接收性能．     

一种改进S随机交织器的设计及性能

交织器在Turbo码的设计中起着特别重要的作用.围绕其设计准则,出现了各种各样的交织器.其中,S交织器是性能颇为良好的一种.但是,由于S交织器生成的码字的低码重分布很不理想,存在着大量重量很低的码字.使得码字在高信噪比时性能得不到提高,过早出现误码率的平层效应.如何提高最小码重,改善高端信噪比下的误码率,已有不少文献进行了讨论.本文从S交织器下的Turbo码的低码重分布出发,深入研究了各种输入序列对低码重分布的影响.然后对S交织器的设计进行了改进,使其最小码距和低码重分布得到了明显改善.通过计算机模拟仿真和比较显示,Turbo码在信噪比中高端的性能得到了明显的提高.     

分组Turbo码的仿真研究

目前,Turbo卷积码、分组Turbo码以及低密度校验码由于它们接近Shannon极限的性能而成为最先进最受欢迎的纠错码.尽管,这三种纠错码得到了广泛的研究,但公开的仿真代码目前只有Turbo卷积码和LDPC码.本文简述了分组Turbo码的编码与译码过程,并提供了仿真中关键部分的标准C＋＋代码,最后给出了仿真结果.     

基于SW-Log-MAP算法的Turbo-SISO译码器的设计与实现

Turbo码通过软输入、软输出(SISO)的迭代译码达到了接近Shannon理论极限的性能,为了改进其译码延时较大的缺点,设计了一种可单芯片实现的、支持Turbo译码的滑动窗LogMAP译码器(SW-MAP),并在Xilinx Veritex-4 FPGA上用Verilog HDL语言进行了仿真。结果表明,使用该译码器对CCSDS标准Turbo码译码,可以达到10 Mbit·s-1的数据处理速率,且与软件仿真相比性能损失在0.1 d B以内。     

STBC-OFDM系统自适应加权并行多用户检测

针对多用户空时块码正交频分复用系统,提出了基于Turbo 码的自适应加权并行多用户检测方法. 该方法利用自适应加权多用户检测进行多用户信号分离,并将所获得的软比特信息作为Turbo 码的先验信息进行译码,将译码所得的外信息作为下次迭代中自适应加权多用户检测中权值的先验信息. 数值仿真结果表明：采用该方法的空时块码正交频分复用系统收敛较快,与自适应部分并行多用户系统、实验加权多用户系统、传统并行干扰抵消多用户系统进行比较,分别可获得1.8 dB, 2.5 dB 和3 dB 的增益.     

Turbo码在Rician衰落信道上的性能分析

分析了Turbo码在Rician衰落信道上的性能,对Turbo码在Rician衰落信道上的理论误比特率上界进行了详细推导,并通过Rician分布中的Bessel修正函数渐进形式对此上界进行估算.     

几种用于Turbo码的交织器分析

将一系列常用交织器应用于Turbo码系统,并分别进行了仿真计算,比较了采用不同交织器Turbo码的性能,提出了将两个交织器结合起来构成新的交织器的方法.由于信息位和未经交织的校验位之间时间上的相关性,通过采用再加一级符号交织器的办法,进一步减小相邻位之间的相关性,结果表明在Rayleigh信道下可进一步降低误码率.     

一种适用于DAMB的LDPC码设计方案

最近提出的外部信息转移图是一种优化非正则LDPC码的简单高效方法.该文把此技巧应用到数字调幅广播(DAMB)系统,取得了令人满意的结果.实验还表明在各种广播信道中优化的LDPC码皆优于Turbo码方案.     

基于软件无线电的编码调制信号性能分析

为评估编码调制信号在实际无线信道下的性能,利用通用软件无线电外设(universal software radio peripheral,USRP)对Turbo码、二进制低密度奇偶校验(low density parity check,LDPC)码、多进制LDPC码等3种信道编码方案的八进制相移键控调制信号实际性能进行对比分析.为保证译码器获得准确的先验信息,首先基于同步序列实现八进制相移键控系统相位模糊的检测和恢复;然后利用经验特征函数实现信道噪声方差的估计;进而计算出译码器输入符号的先验概率.仿真与测试结果表明,在较短的码长下,采用上述3种编码方式均可以获得优越的系统性能,并且多进制LDPC码的性能优于2进制LDPC码与Turbo码的性能.     

隐蔽通信中的Turbo码并行译码

针对隐蔽通信的低信噪比应用背景,引入高效信道编码Turbo码提高系统可靠性,并提出一种基于尾比特插入的并行译码算法以减小译码时延并提高码字的保密性.该算法在编码过程中周期插入归零比特使编码器回归到确知状态,译码器根据尾比特的位置划分子块并确定各并行子译码块的初始化值.所插入尾比特可看作“伪信息”,具有随机性,增强了通信的保密性.仿真结果表明,相对于传统并行译码,所提译码方案在提高Turbo码译码速率减小译码延时的同时,不会因为边界条件模糊而产生性能损失,适用于极低信噪比的隐蔽通信环境.     

非高斯噪声中Turbo码的性能改进研究

对Turbo码在非高斯脉冲型噪声下性能的损失进行了研究,提出了一种新的基于幅度统计特性服从ClassA噪声模型的修正译码算法.该算法修正传统MAP算法的外部信息和信道信息计算公式,使之适应非高斯的ClassA脉冲噪声环境,从而改进了译码性能,计算机仿真证明新的译码算法在Class A噪声环境中比传统MAP算法具有更好的性能.     

可配置LDPC码译码器的FPGA设计与实现

作为LDPC码的一个重要分支,QC_LDPC码在LDPC码的研究领域内吸引了越来越多的注意力。很多实际通信系统中都使用多码率QC_LDPC码作为信道编码方案,以实现多码率可靠通信。为了实现同时支持几种不同码率和码长的QC_LDPC码译码器,提出了一种基于基矩阵的译码器结构,并且采用归一化最小和算法作为译码算法,它能够在保证译码性能的同时降低译码器硬件实现复杂度。最终通过Verilog HDL语言,利用现场可编程门阵列FPGA实现了能够非常灵活的配置不同码率和码长的QC_LDPC码译码器。     

基于凿孔的系统极化码编码协作

设计衰落信道下增益高且协作程度灵活可变的极化码编码协作方案,研究了基于凿孔的系统极化码编码协作方法.论证了将非系统极化码的凿孔算法扩展应用于系统极化码的可行性,在此基础上将信息位重休眠优化的准均匀凿孔算法应用于系统极化码,实现了基于凿孔的系统极化码编码协作.仿真结果表明所提方案表现出显著的系统收益.以码长256、码率0.25的极化码编码协作为例,当协作程度为50%时,设计方案性能较基于凿孔的非系统极化码编码协作提升2.0～2.5 d B.     

稀疏光织器在衰落信道下的特性

与其它线性码相比较,Turbo码的最主要特征就是它的"瀑布区"(waterfall)和"错误平层"(errorfloor).如何降低"错误平层",或增加最小码重已有大量文献进行了研究,而有关误码率在"瀑布区"特性的深入研究并不多见.如何使误码率在较大信噪比范围内尽量低是一个很重要的实际问题.本文首先通过计算机仿真给出了一个能生成稀疏低码重分布的随机交织器--稀疏交织器的设计方法.     

一种改进S随机交织器的设计及性能

交织器在Turbo码的设计中起着特别重要的作用。围绕其设计准则，出现了各种各样的交织器。其中，S交织器是性能颇为良好的一种。但是，由于S交织器生成的码字的低码重分布很不理想，存在着大量重量很低的码字。使得码字在高信噪比时性能得不到提高，过早出现误码率的平层效应。如何提高最小码重，改善高端信噪比下的误码率，已有不少文献进行     

稀疏光织器在衰落信道下的特性

与其它线性码相比较，Turbo码的最主要特征就是它的“瀑布区”(waterfall)和“错误平层”(errorfloor)。如何降低“错误平层”，或增加最小码重已有大量文献进行了研究，而有关误码率在“瀑布区”特性的深入研究并不多见。如何使误码率在较大信噪比范围内尽量低是一个很重要的实际问题。本文首先通过计算机仿真给出了一个能生成稀疏低码重分布的随机交织器——稀疏交织器的设计方法。     

原模图LDPC码的一种联合优化算法

根据深空通信的特点及需求,JPL实验室提出了性能比常规奇偶校验码更优的原模图低密度奇偶校验码,即原模图LDPC(low-density parity-check)码. 该文提出一种原模图LDPC码的联合优化算法,在不增加编译码复杂度的前提下能兼顾瀑布区性能,设计出地板区性能更好的码型. 理论分析和仿真结果表明,用该算法设计出的新型重复积累码与新型重复-积累-重复码与传统码型（重复积累码和AR4JA码）相比,可在高信噪比区域获得显著的编码增益,降低了错误地板.     

基于环的准循环LDPC码的小停止集计算

Tanner图最小停止集的大小决定LDPC码在迭代译码时的性能．为此,提出准循环LDPC码无小停止集的充要条件．根据该文所提定理及推论,不仅可以设计出无小停止集的准循环LDPC码,而且还给出了小停止集数目的计算方法．在BER为le-5时,该文设计的准循环LDPC码与随机LDPC码相比具有0．3dB的增益．该算法可有效评估LDPC码的性能,也可计算LDPC码的短环数,较之现有算法具有更低的计算复杂度．     

定长LT码的FPGA设计与实现

LT码是一类典型的喷泉码,具有较强的纠错纠删能力,在网络通信和深空通信中有较大的应用潜力。在介绍LT码基本思想和编译码原理基础上,设计了定长LT码编码器和译码器的FPGA实现结构,对其所需实现资源进行了深入分析,验证了LT码硬件实现的可行性,同时对所设计的LT编码及译码过程进行了Matlab仿真实验,实验证明丢包率不同对LT码的性能影响不大,而度分布则产生了很大的性能差别。