一种改进的SRAM并行BIST电路设计

对系统嵌入式存储器进行测试是非常重要的,内建自测试(built inself test,BIST)方法是系统工作期间测试存储器的有效方法。基于存储器透明(Transparent)测试的TRSMarch算法,提出了一种改进的SRAM并行透明测试BIST接口电路。该电路适应不同大小的存储器,执行测试并响应测试中断,同时由于采用边界扫描单元,可以通过边界扫描结构(JTAG)对存储器进行有选择的测试。给出了相应BIST控制器的电路实现及其仿真结果。测试电路能实现TRSMarch算法,具有故障覆盖率高、硬件开销小的特点。     

基于蚁群算法的并行测试任务调度

并行测试的任务优化调度是并行测试技术的核心问题.提出了一种用于解决并行测试任务调度问题的改进蚁群算法,通过该算法可以获得测试时间最短的任务调度序列.给出了并行测试任务调度问题的数学模型,设计了启发式函数和状态转移概率的计算公式.采用动态标注方法在搜索过程中加大可行解间的信息素差别,避免算法早熟.给出了应用实例,实际应用表明该算法是有效的,能很好地解决此类多维动态组合优化问题.     

基于自然数编码遗传算法的并行测试技术

针对并行测试任务调度复杂、难以优化的问题,提出了一种基于自然数遗传算法的任务调度优化算法。该算法将并行测试任务调度转化为对串行测试任务序列的搜索,为了提高搜索效率,引进自然数编码遗传算法搜索最优解或近似最优解,将串行测试序列作为染色体,进行选择、交叉、变异等操作。通过仿真证明该算法能够迅速得到并行测试任务调度的最优解或近似最优解。对自然数编码遗传算法的各个算子对模式的作用进行了理论分析,并得到了对应的模式定理,从理论上说明了该方法的合理性。     

基于稳健回归的TTE时钟补偿算法

时间触发以太网(time-triggered ethernet, TTE)通过精确的时间调度,保证了通信数据的实时性传输,满足了航空电子、运输及工业自动化等众多领域中关键安全系统的传输要求。然而,现有的TTE标准虽然规定了时间触发以太网的时钟同步流程,但未对时钟补偿问题给予具体解决方法。针对TTE的时钟同步特点,提出了一种基于稳健回归的时钟同步补偿方法。通过稳健回归算法对时钟误差进行估计,再根据估计误差对各节点的本地时钟进行补偿,所提出的算法成功解决了传统时钟补偿方法导致的时钟跳变和野值影响的问题。仿真结果也证实了,在野值比例不大于50%的情况下,所提算法在时钟同步精度方面明显优于传统的直接补偿算法和无稳健性的最小二乘补偿算法。     

基于模拟退火算法求解VRPSPDTW问题

在经典的车辆路径优化问题的基础上,考虑顾客有同时取货和送货的需求,且每个顾客都有独立的时间窗,研究带时间窗和同时取送货的车辆路径问题(VRPSPDTW)。提出模拟退火算法求解该问题,算法使用Residual capacity and radial surcharge(RCRS)算法求得初始解,通过模拟退火过程和4种局部搜索方法(路径内搜索:2-opt法和or-opt法;路径间搜索:swap/shift法和2-opt*法)进行优化,并选取Wang和Chen测试数据集中的15个算例对算法性能进行测试。测试结果表明,提出的模拟退火算法优于Wang和Chen的遗传算法,能有效地求解VRPSPDTW问题,并且可以被灵活的扩展解决其他车辆路径问题和组合优化问题。     

嵌套分割算法在旅行商问题上的应用

嵌套分割算法是近年来提出的一种求解大规模优化问题的新型全局优化方法。介绍了嵌套分割算法(NPM)的基本思想,将其应用于求解旅行商问题。首先对嵌套分割算法各个算子的策略进行了分析和比较,在局部搜索中引入2-opt算法,并对初始最可能域加以改良,最后提出算法的并行化实现方法。实验证明嵌套分割算法在解决TSP问题时可以获得高质量的解,并且具有良好的时间性能。     

并行分布实时仿真的时间管理算法研究

并行分布实时仿真技术对大规模复杂系统的实时仿真提供了便利,近年来日益成为研究的热点.时间是分布式仿真中的重要概念;时间管理自然成为了分布仿真的关键技术.实时仿真对仿真时间的特殊要求,使得系统中的时钟同步与时间推进成为系统研究的关键.在探讨并行分布式仿真中的通用时间管理机制的基础上,从内同步和外同步两个角度研究了并行分布式实时仿真系统的时间推进方案和时钟同步方法;基于高速实时网络,提出了“共享时钟源”的时钟同步策略;结合具体的应用需求,给出了一种优先级轮询的时间管理算法.     

自适应并行机制的改进蚁群算法

针对蚁群算法存在停滞现象的缺点,以及如何有效提高蚂蚁代理的搜索能力问题,提出了一种具有自适应并行机制的选择和搜索策略。该策略通过将蚁群划分为若干个子群,不同子群的蚂蚁释放不同类型的信息素,引入了吸引因子和排斥因子,实现了一种多蚁群并行选择策略,以加强其全局搜索能力。以对称旅行商问题(traveling salesman problem, TSP)测试集为对象,将改进算法与现有蚁群优化算法进行了测试比较。实验结果表明,改进后的算法具有优良的全局优化能力,有效防止了停滞现象。     

高性能密码服务器的并行数据处理

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务的限制因素。提出了一种基于可编程密码模块的密码服务器体系结构。通过在模块中使用密码算法代理抽象密码芯片运算资源,管理机可以调度系统计算资源支持多模块内多密码芯片间的并行密码运算。在IBMService345和SJW系列PCI密码卡上,设计实现了基于算法代理间并行运算的高性能密码服务器。测试结果显示:用20个SSX04模幂运算芯片间并行签名(1024 bitRSA)速率达到1100次/s;用10个对称密码算法芯片并行加密(ECB模式),系统吞吐率达到312.6Mbps。     

基于混合遗传退火算法的并行测试任务调度优化

并行测试任务的优化调度是并行测试技术的核心问题之一。可以充分利用混合遗传退火算法优异的全局最优搜索能力来寻找具有最大并行率的并行任务序列。首先,建立了并行测试任务调度问题的数学模型;给出了并行率的定义,设计了一种满足资源约束与任务时序约束的基因编码方法及相应的遗传退火操作方案。最后,对实例进行仿真实验,结果验证了该算法的有效性及优越性。     

在板自测试技术及其实现

电子系统的复杂性和某些应用领域的特殊性，需要系统具有自我检测的功能。本文论述了系统自检的技术原理和实现方案，结合雷达显示系统给出了一个具体的例子。最后讨论了一种利用并行口产生测试信号的方法，并给出示范的子程序。     

基于两维压缩特征字分析的BIST性能分析

在现代电子系统的设计过程中,由于对系统的可靠性和可维护性要求越来越高,因此必须针对具体情况设计相应的内建自检(built-in self-testing,BIST)模块,从而保证系统能够进行准确的故障检测和故障定位与隔离.提出了一种基于两维压缩特征字分析的BIST方法,就其压缩原理和检测性能进行了详细分析.分析结果表明,通过时域和空域的两维压缩,可以用较短的特征字实现高故障覆盖率.该方法简单可靠,便于硬件实现.     

基于随机模拟的资产组合有效子集的精确检验方法

考虑到资产组合有效子集的渐近检验方法通常只适用于大样本情形，为了提高在有限样本和小样本情形下有效子集判定的准确性和稳定性，通过分析资产组合有效子集新的判定条件，提出了一种基于Block-Bootstrap随机模拟的有效子集精确检验方法，同时对几类一致性协方差阵估计下的稳健检验方法进行了检验功效和检验水平的比较，模拟结果表明基于Block-Bootstrap随机模拟的精确检验方法更为可靠，实证结果也表明该方法得到的有效子集更为稳定.     

YH-PBDE的SoC系统建模与仿真技术研究

提出了基于约束任务流图模型的SoC系统建模与仿真方法,并在自行开发的软硬件协同设计环境YH-PBDE中实现了SoC系统建模与仿真工具。该工具能够在算法级准确的对SoC系统行为进行描述,对SoC系统进行功能验证和初步性能分析,并很好的支持系统模型模版的复用。数字化士兵音视频解码与播放器SoC的设计实例表明:这种SoC系统建模仿真方法保证了开发正确性,缩短了开发周期,取得了良好效果。     

二次正交解调算法及内建自测试的实现

在阵列信号采集系统中,为了获得48路多频段高频窄带信号的特征,提出了阵列信号正交解调的方案。详细比较了实现正交解调的两种计算方法,提出了阵列信号的"二次正交解调"算法以实现系统的实时信号处理,并给出了在FPGA中阵列信号"二次正交解调"的实现方案。采用内建自测试的方法对"二次正交解调"模块和数据传输通道进行验证测试,在单频正弦信号的基础上叠加伪随机序列作为测试激励,DSP作为响应分析器验证信号特征。通过FPGA实现并验证了"二次正交解调"算法和内建自测试的有效性。     

基于ADAMS的并联机器人振动特性仿真及结构优化

提出了一种利用虚拟样机仿真技术进行结构优化的方法。分析了并联机器人的振动原理以及激振测试原理,并给出了利用正弦扫描进行激振测试的原理和流程。为了进行激振测试仿真,在ADAMS软件中建立并联机器人的刚柔耦合振动系统,并使该系统受到一定激振力产生位移响应,获得该并联机器人激振特性曲线,从而找出其薄弱环节并对其进行结构优化,对薄弱构件优化后再次对系统进行仿真测试,结果表明构件结构优化后的结果较为理想。     

Optimal hardware/software co-synthesis for core-based SoC desi gns

1 .INTRODUCTIONWith the development of embedded systemand mi-croelectronics technology ,the integration level ofhardware is higher and higher , which makes in-tegrating CPU, memory andI/Odevicesinto a sin-gle chip possible .SoC(systemon chip) emerges asti mes require ,whichleads to extremelylong devel-opment ti mes using traditional design techniques .One of the method by which designers are overco-ming this problemsis to use pre-designed,pre-ver-ified cores . Therefore , one main idea …