基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

基于FPGA芯片设计多功能数字钟的研究

介绍了应用FPGA芯片设计多功能数字钟的一种方案，并讨讨论了有关使用FPGA芯片和VHDL语言实现数字钟设计的技术问题。     

LED数字钟的设计、制作研究--数字电路课实训项目

LED数字钟电路包含了数字电路课的基本知识和内容,是典型的数字电路应用实例,因而也是大学及各类职业院校该课程理想的首选实训项目。通过数字钟的设计制作,能有效提高学生分析问题、解决问题的能力以及实际动手能力,启发他们的创新意识。本文论述了构成数字钟的三种方式及其设计与制作过程中应注意的问题。     

基于Quartusll平台的数字系统设计

基于EDA技术设计数字系统已成为电子设计领域中的重要方式，本文以数字钟的设计为例介绍Quartusll平台的使用方法，给出了数字钟的部分仿真结果。     

基于AT89C51单片机的数字钟设计

文章介绍了采用AT89C51单片机为核心部件以及其他外围电路、相应接口进行数字钟的设计与实现。结果显示用单片机来设计数字钟,软件实现各种功能比较方便,结构简单,精度高、性能稳定。     

基于EDA技术设计数字钟

文章阐述了用EWB软件进行数字钟设计的基本方法。     

基于VHDL的数字电子钟的设计

本文以一款数字钟设计为例,较详细的介绍了如何用VHDL语言设计数字电路,由此说明利用VHDL开发数字电路的优点.     

Verilog HDL数字钟电路的设计研究

在Quartus II软件平台上采用电路图和文本文件相结合的方式完成数字钟电路的层次化建模,该电路具有正常显示(计时)、时间调整(校时)、闹铃、秒表等功能。整个电路最终经FPGA实验板的下载验证表明设计方案切实可行。本文通过对数字钟层次化设计的详细阐述,旨在使数字系统的学习者掌握基于FPGA的自顶而下的设计思路,又在实例设计中展现出Verilog HDL与C语言编程的不同。     

基于STC89C52单片机的多功能数字钟的设计

本文主要介绍了数字钟的功能以及相应的硬件电路的设计,并且用C语言编写了相应的程序下载到单片机上进行调试,让其结合硬件电路实现对应的功能：时间显示、日期显示、跑表、闹铃、温度显示和湿度显示。本文着重地介绍了多功能数字钟的硬件制作。     

数字电子钟的设计

本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器和校时电路组成，采用了CMOS系列(双列直插式)中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。     

数字钟的制作

数字钟是一种用数字电子技术实现时、分、秒计时的装置,具有较高的准确性和直观性等各方面优势,因此,它可以用来作为现代各种精密的数字控制电路的核心,拥有很高的探讨价值。电路元件大多为中小规模集成电路,是现下较为流行的数字钟的制作方案。现在技术上在数字钟的准确性和稳定性做的并不是很好,我将从根本上来还原数字钟最根本的计时模块来供大家讨论提升。     

基于8051单片机的数字钟的设计与实现

文章介绍了采用Inter公司MCS—51系列8051单片机为核心部件以及其它外围电路及相应接口,进行数字钟的设计与实现。     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

用ISP器件实现数字钟的一种设计

利用ISP Synario System软件，对一片Lattice ispLSI1016器件进行了开发，设计了具有校时、清零功能的数字钟。     

数字钟——数字系统的一个逻辑设计

本文介绍了数字电路系统的逻辑设计过程,并且着重阐明异步计数器和译码器的功能,数字钟是这方面应用的一个实例。本文对大规模集成电路的设计也有一定参考价值。     

基于CPLD的数字系统设计

以数字钟的设计过程为例，介绍复杂可编程逻辑器件(CPLD)在数字系统设计中的应用，说明了CPLD、硬件描述语言和EDA开发软件的重要作用，给出了主要电路模块的VHDL设计和操作方法。     

ACEL 六位数字屏显示暗室安全钟

开发研究了电致发光屏六位数字显示的数字钟，设计了电子线路并分析了它们的工作原理．它在彩色胶片和相纸生产的暗室中使用是安全的．     

Lab VIEW教学环境中数字钟的实现

数字逻辑电路中，数字钟的构建具有典型意义。通过利用Lab VIEW提供的布尔逻辑量及运算符来构成数字钟，分析在教学中用Lab VIEW对数字逻辑电路仿真的方法。     

ACEL六位数字屏显示暗室安全钟

开发研究了电致发光屏六位数字显示的数字钟，设计了电子线路并分析了它们的工作原理。它在彩色胶片和相纸生产的暗室中使用是安全的。     

基于Quartus Ⅱ的动态数码扫描显示设计

EDA技术的发展,极大的缩短了硬件电子电路的设计周期,本文以数字钟为例,介绍如何采用EDA技术方法实现动态数码扫描显示控制,并在Quartus Ⅱ软件中分别用原理图和VHDL语言两种设计方法来设计实现,并且对两种设计方法做了比较。