|
|||||
|
|
| 基于Microblaze的组合电路在片进化设计 | |
| 引用本文： | 李川涛,娄建安,张之武,常小龙.基于Microblaze的组合电路在片进化设计[J].河北科技大学学报,2011(Z1):127-131. |
| 作者姓名： | 李川涛 娄建安 张之武 常小龙 |
| 作者单位： | 军械工程学院电气工程系;军械工程学院静电与电磁防护研究所 |
| 摘 要： | 虚拟可重构(VRC)电路的配置耗时问题一直是数字型演化硬件研究中的难点。为此,本文对组合电路的演化模型做了改进,提出了专门针对组合电路演化的虚拟可重构并行配置平台。讨论了在此平台上演化组合电路的方法,并在Xilinx Virtex-5(XC5VLX110T)开发板上成功实现了2×2乘法器。基于并行配置的方法,显著提高了演化速度。为了确保演化单元对外部电路不影响,提出了基于Microblaze核的内程序模拟进化和对VRC单元高速实时配置进化方法,并对此进行了详细的讨论。 |
| 关 键 词： | 电磁防护 在片进化 虚拟可重构 模拟进化 实时进化 |
| 本文献已被 维普 等数据库收录！ | |
